Формирователь адресных токов для блоков памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 7 7 0 3(50 С ОПИСАНИЕ ИЗОБРЕТЕНИЯ АТЕН пульснь "Связь(54)(57) ФОРМИ КОВ ДЛЯ БЛОКОВ ОВАТЕЛЬ АДРЕСНЫХ ТОПАМЯТИ, содержащий рматор, один конец ки которого подключен ователя, другой - чеодному источнику пивходнои трансф первичной обмо ко входу форми рез резист Г Ф ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Вроцлавске Заклады Электрони(56) 1. Гольденберг Л.Н. Ими цифровые устройства. М.,1973, с. 124-129.2, Система "Стандарт" (ССИ 7441973 (прототип). тания, первый конец вторичной обмот"ки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и к одному концусогласующего резистора, второй конецвторичной обмотки входного трансформатора соединен с эмиттером ключевоготранзистора и другим концом согласующего резистора, коллектор ключевоготранзистора соединен с другим источником питания, о т л и ч а ю щ и й -с я тем, что, с целью повышениябыстродействия формирователя, он содержит управляющий транзистор, авходной трансформатор - дополнительную вторичную обмотку, один конецкоторой соединен с базой управляющего транзистора, а другой - с егоэмиттером и одним концом вторичнойобмотки входного трансформатора, коллектор управляющего транзистора подключен к базе ключевого транзистора.1109Изобретение относится к вычислительной технике, в частности к формирователям токов запрета и адресныхтоков для блоков памяти на ферритовых сердечниках.В известном техническом решении5для блоков памяти на ферритовыхсердечниках ток запрета генерируетсядвумя отдельными системами.Однако одна из них вызывает на 1растание тока запрета, управляя обмоткой запрета высоким напряжением,другая определяет величину тока вплоской части импульсов, управляязначительно более низким напряжени"ем 11,Такое решение гарантирует минимальный отбор мощности от источниковпитания для генерации токов запрета,Для получения постоянства токазапрета в плоской части импульса время управления генератора, вызывающего нарастание тока запрета, должнобыть точно определено и повторятьсядля всех генераторов, работающих в25данном блоке памяти.Генератором, вызывающим нарастание тока запрета, является обычнотранзистор средней мощности, который на определенное время управляетсяпо переходу база-эмиттер до насыщеения. Такой транзистор подает черезсоответствующий трансформатор напряжение питания на обмотку запрета в течение его управления до насыщения.Управление транзистором осуществляется генератором напряжения черезрезистор в базе, блокировка - черезспециальную интегральную схемупри большом вьгходном токе логического нуля, большем, чем в микросхемах 40стандартной серии ТТЛ, что являетсязначительным недостатком известного техничЕского решения.Наиболее близким к предложенному является Формирователь токов запрета 45 и адресных токов для блоков памяти, содержащий входной трансформатор, один конец первичной обмотки которого подключен ко входу управляюшей схемы ТТЛ, другой - через резистор к одному 50 источнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора и одному концу согласующего резисто ра, второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и 074 3другим концом согласующего реэисто ра, коллектор ключевого транзисторасоединен с другим источником питания 23.Цель изобретения - повышение быстродействия формирователя,Поставленная цель достигается тем,что в формирователь токов запрета иадресных токов для блоков памяти, сожержащий входной трансформатор, одинконец первичной обмотки которого подключен ко входу управляющей схемыТТЛ, другой - через резистор к одномуисточнику питания, первый конец вторичной обмотки входного трансформатора через развязывающий диод подключен к базе ключевого транзистора иодному концу согласующего резистора,второй конец вторичной обмотки входного трансформатора соединен с эмиттером ключевого транзистора и другимконцом согласующего резистора, коллектор ключевого транзистора соединенс другим источником питания, введенуправляющий транзистор, а входнойтрансформатор содержит дополнительнуювторичную обмотку, один конец которойсоединен с базой управляющего транзистора, а другой - с его эмиттером иодним концом вторичной обмотки входного трансформатора, коллектор управляющего транзистора подключен к базе ключевого транзистора.На чертеже представлен предложенный формирователь адресных токов дляблоков памяти,Устройство содержит входной трансФорматор 1, согласующий резистор 2,источник питания 3, развязывающийдиод 4, ключевой транзистор 5, источник питания 6, управляющий транзистор7, первичную обмотку 8 входного транс форматора,вторичную обмотку 9 входного трансформатора, дополнительнуювторичную обмотку О входного трансформатора, резистор 11, вход 12, вы:ход 13,Формирователь работает следующимобразом.Выход 13 схемы устройства отделен от какого-нибудь уровня напряжения трансформатором 1. Формирователь управляется со входа 12 импульсом напряжения с уровнями, типовымидля схем ТТЛ. В момент подачи на вход12 импульса к ОН разница потенциаловмежду напряжением питания с с источника питания 3 и напряжением навходе 12 устройства составляет околоЗаказ 5914/46 Тираж 575 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.,д.4/5Филиал ППП "Патент", г. Ужгород,ул.Проектная,4 3 1109 с . Амплитуда тока, текущего через первичную обмотку входного трансформатора 1, определена разницей напряжений: с и суммой на входе 12 устройства, на развязывающем диоде 4, на переходе база-эмиттер ключевого транзистора 5 и величиной резистора 11.Через вторичную обмотку 9 входного трансформатора 1,диод 4 и переход база-эмиттер ключевого транзистора 1 р 5 течет ток такой величины амплитуд, как и ток, текущий через первичную обмотку 8 входного трансформатора 1, так как передаточное число равно 1:1. Этот ток вводит ключевой транзистор 5 в состояние насыщения.Во время управления ключевым транзистором 5 в трансформаторе 1 накапливается энергия, соответствующая сумме напряжений диода 4 и перехода щ база-эмиттер ключевого транзистора 5. Разряд этой энергии происходит до уровня потенциала перехода база" эмиттер управляющего транзистора 7. Напряжение диода 4 сравнимо с напря- Б жением база-эмиттер управляющего транзистора 7 и ключевого транзистора 5. Время управления управляющего074 4транзистора 7 превышает в два раза в. отношении время управления транзистора 5. Переброс напряжения, которое индицируется в недемпфированном трансформаторе 1, когда оканчивается входной импульс, отделен развязывающим диодом 4 от перехода база-эмиттер ключевого транзистора 5, другой вто-. ричной обмоткой 10 управляет управляющим транзистором 7. Управляющий транзистор 7, управляемый перебросом напряжения, входит в состояние насыщения и ликвидирует ток проводимости базы ключевого транзистора.5.Ввиду малого сопротивления соединения коллектор-эмиттер управляющего транзистора 7 в состоянии насыще" ния, ключевой транзистор 5 выходит из состояния насыщения за очень короткое время, Малое падение напряжения на переходе база-эмиттер управляющего транзистора 7 обеспечивает мик" росхему ТТЛ от напряжения выше суммы напряжения Чс и понижения напряжения на переходе база- эмиттер управляющего транзистора 7.