Устройство для формирования адресов регистровой памяти

ЯО 1128253 А СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3(59 0 06 Р 9/3 ГОСУДАРСТВЕННЫПО ДЕЛАМ ИЗОБРЕТЕН ОМИТЕТ СССРИЙ И.ОТКРЫТИЙ ОПИСА Н АВТОРСН ЕНИЯ Б ИЕ ИЗОБР СВИДЕТЕЛЬСТ(21) 3378954/24-24 четвертого, пятого и шестого .блоков, (22) 14.01;82 элементов Й, управляющие входй кото- (46) 07,12.84. Бюл. Р 45 рых соединены с первым, вторым и (72) А.В,Игошин и Н.Г.Кощеев третьим входами второй группыкодо- (53) 681.325 (088,8). вых входов устройства, группы инфор- (56) 1.Хилбурн Дж, и Джулич П, Мик- мационных входов четвертого, пяторо-ЭВМ и микропроцессоры, М., ПМирф, го и шестого блоков элементов И сое, с. 238, 248, 288, 381, 412, чинены с группой информационных вхо 2. Процессор: ЭВМ С 1020. Под дов устройства, о т л и ч а ю щ е еред. А.М.Ларионова, М., "Статисти- . с я тем, что, с целью расширения ка", 1975, с. 36-42 (прототип). функциональных возможностей устройства за счет реализации возможнос- (54)(57) УСТРОЙСТВО дЛя ФОРМИРОВАНИЯ : ти выработки адресов прьизвольног АДРЕСОВ РЕГИСТРОВОЙ ПАМЯТИ, содержа- количества регистров памяти, в не щее два адресных регистра, регистр введены регистр базы, седьмой и в общего назначения, шесть блоков эле- мой блоки. элементов И:и элемент И мевтоВ И, бЛок элементов ИЛИ и вы- при этом выход. седьмого блока эле ходной: регистр адреса, выход которо- Ментов И соедйнен с второй группо .го соединен с выходом устройства, входов выходного регистра адреса, первая группа входов выходного ре- . управляющий вход седьмого блока элегистра адреса соединена с выходом ментов И соединен с выходом элемен- Св .блока элементов ИЛИ, входы которого та ИЛИ, входы которого соединены с соединены соответственно с выходами первой группой кодовых входов уст. Первого, второго и третьего блоков . Ройства, груцпа вкодов седьмого бло- Ф элементов И, управляющие входы кото- . ка элементов и соединена с группой рых соединены с одноименными входами выходов регистра базы, группа входов первойгруппы кодовых входов уст- . .которого соединена с группой выхоройства, группы информационных вхо- дов восьмого блока элементов, управдов первого, второго и третьего бло- ляющий вход которого соединен с четков элементов И соединены соответ"вертым входом второй группы кодовых ственно с выходами первого и второ- входов устройства, группа входов го адресных регистров и регистра об- ; восьмого блока элементов И соедине щего назмачения, входы которых сое-. на"с группой информационных входов динены соответственно с выходами устройства. огоосьЛИ,Ои еИзобретение относится к областивычислительной -техники и может бытьиспользовано в вычислительных машинах и системах.Известно устройство Формированияадресов, имеющее узел выбора регистров сверхоперативной памяти и микро-,программно-.управляемый коммутатормультиплексор ) 13.Недостатком данного устройстваявляется реализация обращения к ограниченному количеству регистровобщего назначения,Наиболее близким к предлагаемомупо технической сущности является устройство формирования адресов электронно-вычислительной машины ЕС,содержащее два адресных регистра,регистр общего пользования, шестьблоков элементов И, блок элементов ИЛИ, выходной регистр адреса, выОход которого соединен с выходом устройства, а вход по младшим разрядам - с выходом блока. элементов ИЛИ,входы которого соединены соответст- .венно с выходами четвертого, пятогои шестого блоков элементов И, первые входы которых соединены с вторымвходом микрооперационных сигналовуправления, а вторые входы - соот-.. ветственно с выходами двух адресныхрегистров и регистра общего назначения, входы которых соединены с выходами первого, второго и третьегоблоков элементов И, первые входы которых соединены с первым входом микрооперационных сигналов управления,З 5а вторые входы - с информационнымвходом устройства 23.Недостатком известного устройстваявляется реализация обращения к ограниченному количеству регистров общего назначенияЦелью изобретения является расширение функциональных возможностейустройства за счет реализации возможности выработки адресов произвольного количества регистров памяти,Поставленная цель достигаетсятем., что в устройство для формирования адресов регистровой памяти, содержащее два адресных регистра, регистр общего назначения, шесть блоков элементов И, блок элементов ИЛИи выходной регистр адреса,выход которого соединен с выходом устройства, первая группа входов выходногорегистра адреса соединена с выходом 55блока элементов ИЛИ, входы которогосоединены соответственно с выходамипервого, второго и третьего блоковэлементов И, управляющие входы которых соединены с одноименными входами первой группы кодовых входовустройства, группы информационныхвходов первого, второго и третьегоблоков элементов И соединены соответственно с выходами первого и вто. рого адресных регистров и регистра общего назначения, входы которых соединены соответственно с выходами четвертого, пятого и шестого блоков элементов Й, управляющие входы которых соединены с первым, вторым"и третьим входами второй группы кодовых входов устройства, группы информационных входов четвертого, пятого и шестбго блоков элементов И соединены с группой информационныхвходов устройства, введены регистр базы, седьмой и восьмой блоки элементов И и элемент ИЛИ, при этом выход седьмого блока элементов И соединен с второй группой входов выходного регистра .адреса, управляющий вход седьмого блока элементов И соединен с выходом элемента ИЛИ, входы которого соединены с первой группой кодовых входов устройства, группа входов седьмого блока элементов И соединена с группой выходов регистра базы, группа входов которого соединена с группой выходов восьмого блока элементов И, управляющий вход которого соединен с четвертым входом второй группы кодовых входов устройства, группа входов восьмого блока элементов И соединена с группой информационных входов устройства.На чертеже представлена структУР- ная схема предлагаемого устройства,Устройство содержит регистр 1 базы, адресные регистры 2 и 3, регистр 4 общего назначения, блоки элементов И 5-8, группу кодовых входов 9 устройства, группу информационных входов 10 устройства, блоки элементов И 11-13, блок элементов ИЛИ 14, группу входов 15 выходного регистра 16 адреса, группу кодовых входов 17 устройства, блок элементов И 18, элемент ИЛИ 19, группу входов 20 выходного регистра адреса 16 выход 21 устройства.Устройство работает. следующим образом.Информация о базовом и относительных адресах (номерах) регистров памяти поступает на входы 10 и записывается в регистр 1 базы, адресные регистры 2 и 3 и регистр 4 через блоки элементов И 5-8 под управлением микрооперационных сигналов - с входов 9 устройства. Необходимый номер регистра памяти, выбираемый по микропрограмме, с одного из регистров 2-4 через блоки элементов И 11-13 и блок элементов ИЛИ 14. поступает на вход 15 младших разрядов выходного регистра 16 адреса и записывается в него под управлением сигналов с входов 17. Одновременно базовый адрес с выхода регистра 1 через блок элементов И 18 под управлением сигнала, формируемо1128253 го элементбм ИЛИ 19 из микрооперационных сигналов с входов 17, посту. - пает на входы 20 выходного регистра 16 адреса. Далее сФормированный исполнительный адрес регистра памяти с выхода регистра 16 адреса поСоставитель М.Кудряшеведактор А.Гратилло Техред С. Мигунова Корректор М.Максимишинец к иал ППП "Патент", г, Ужгород, ул. Проектная, 4 каз 9063/37 ВНИИ п 113035, Тираж 698 Государственного елам изобретений сква, Х, Рауш ступает на выходы 21 устройства и работа устройства осущестВляется известным образом.Применение предлагаемого изобретения позволяет расширить Функциональные возможности устройства. Подписноемитета СССРоткрытийя наб., д. 4/5,