G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1510013

Опубликовано: 23.09.1989

Авторы: Скалабан, Штолик

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...в противоположное состояние. На первыхвходах элементов И 42-44 появляютсялогические уровни соответственно логической " 1", логического "0" и логической "1"Далее будут повтореныдействия, которые выполнялись припоступлении первого импульса записи(считывание), а затем действия,которые выполнялись при поступлениивторого импульса записи (запись) ит.д, Совокупность действий, которыевыполняются при поступлении двух импульсов записи (считывание и запись),назовем шагомПосле выполнения определенного числа шагов (после поступления определенного четного чис-,ла импульсов записи на вход 19 устройства) заканчивается первая частьконтроля, которая выполняется приподдержании на входе 22 устройствауровня логической "1",Затем начинается вторая...

Номер патента: 1510014

Опубликовано: 23.09.1989

Авторы: Андреева, Бородин, Василькевич

МПК: G11C 29/00

Метки: блоках, доступом, коррекции, ошибок, памяти, последовательным

...коде, которая за -писывается в то или иное внешнее ЗУ.В зависимости от быстродействия внешнего ЗУ должна быть выбрана частотаимпульсов на входе 19,Режим декодирования включает дв 1 а этапа.На первом этапе осуществляешься прием информации в буферный блок 4 памяти и обнаружение ошибок в бло - ке 1. На вход 24 подается управляющий сигнал, открывающий коммутатор 14 на передачу информации в буферный блок 4 памяти из регистра 15, шинный формирователь 9 на передачу информации из буферного блока 4 памяти через блок 8 коррекции на выходы 25. На вход 22 подают сигнал управления записью в буферный блок 4 памяти. На вход 17 от внешнего ЗУ в последовательном коде поступает ин, формация, сопровождаемая синхросигналами по входу 19. После каждого вось...

Номер патента: 1513514

Опубликовано: 07.10.1989

Авторы: Блюменау, Кашс

МПК: G11C 11/14, G11C 29/00

Метки: доменах, запоминающих, импульсных, магнитных, модулей, последовательностей, формирователь, цилиндрических

...20 на выходе дешифратора 1940 рование сигналов управления запоминающим модулем. Конкретная временнаядиаграмма этих сигналов зависит отсодержания блока 16, поэтому в качест"ве иллюстрации в таблице приведеносодержание блока 16 оперативнойпамяти при частоте поля, равной100 кГц и тактовой частоте на втором выходе генератора 6, равной10 МГц (х овначает произвольноеотличное от нуля значение), состветствующее временной диаграмме работы устройства в одностраничном режиме записи модуля типа К 1605 РЦ 1(фиг.З),50 импульсов, триггера 7 разрешения поля и счетчика 8 фаз поля не вырабатываются.При установленных значениях параметров работы формирователя его за 5 пуск производится путем записи в регистр 5 режима управляющего слова с единичным битом...

Номер патента: 1513523

Опубликовано: 07.10.1989

Авторы: Анцупов, Балакин, Карпова, Маркин, Финстербуш

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...блок 10 элементов ИЛИ,адресный вход 11 устройства, соответственно первый 12 и второй 13 входырежима работы устройств, вход 14 пуска устройства, информационный вход15, соответственно контрольный 16 иинформационный 17 выходы устройства,Блок 1 управления содержит регистр18 адресапостоянное запоминающееустройство (ПЗУ) 19, регистр 20 команд, дешифратор 21 команд, блок 22Формирования адреса, триггер 23 записи, триггер 24 теста, блок 25 коммутации эталона, триггер 26 ошибки и гене ратор 27 импульсов.Устройство работает следующим образом.Устройство имеет три основных режима работы. 351. "Работа" - осуществляется только запись и чтение информации в режиме пользования памяти.2. "Тест" - осуществляется проверкаработоспособности блоков памяти...

Номер патента: 1513524

Опубликовано: 07.10.1989

Авторы: Пасенков, Трещановский

МПК: G11C 29/00

Метки: адресной, генерации, накопителей, оперативных, последовательности

...проверяемый сигнал поступает содного из входов мультиплексора 15на его выход и далее на информационный вход триггера 16, причем логическая "1" означает, что условие удов 20 25 летворено. Информация записывается в триггер 16 в конце такта сигналом, подаваемым на вход синхронизации триггера с четвертого выхода блока 7. Результат проверки условия может быть использован в следующем такте работы устройства для выполнения условной микрокоманды.Данные с выходов регистра 3 поступают также на входы первого сдвигателя 10 и выходного регистра 9, запись в который производится в конце такта сигналом с четвертого выхода блока 7. Это обеспечивает подачу адресного кода на выходы устройства и на информационные входы второго сдвигателя 11 с задержкой на...

Номер патента: 1513525

Опубликовано: 07.10.1989

Автор: Козлов

МПК: G11C 29/00

Метки: памяти

...диаграммы работы устройствав режиме формирования регулярной последовательности.Элемент 5 запрета работает следующим образом. При подаче на его входрежима логической "1" происходит блокировка прохождения импульса синхронизации на вход синхронизации регистра3 и устройство формирует псевдослучайную циклическую последовательность,А при подаче на этот вход логического "О" указанной блокировки не происходит и устройство формирует регулярную последовательность.Блок 2 обнаружения ошибок работаетследующим образом, На вход синхронизации блока 2 поступают импульсы синхронизации, которые через элемент И-НЕ18 поступают на вход синхронизациитриггера 19, который находится в нулевом состоянии. На один извходов каждого логического элемента ИСКЛ...

Номер патента: 1513526

Опубликовано: 07.10.1989

Авторы: Королев, Николаев

МПК: G11C 29/00

Метки: запоминающее, резервированное

...13 поступает нулевой сигнал, а на вход 14 - единичный. 526 1 ОВ табл. 2 представлены все возможные случаи приема информации. Если в каком-либо слове есть ошибка, то на выходе того узла. сравнения, на который не поступило это слово, будет нуль, а на выходах других узлов сравнения - единица. Проинвертировав информацию с выходов узлов сравнения, получают распределительный код но-мера того слова, в котором была ошибка. Например, при наборе "110"неправильно принято третье слово. При попарном сравнении слов узел сравнения первого и второго слов выдает нуль, а остальные узлы сравнения выдают единицы. Проинвертировав данную информацию, получают код "001", что свидетельствует об ошибке в третьем слове. Аналогично выявляются ошибки и в других...

Номер патента: 1517065

Опубликовано: 23.10.1989

Авторы: Зубцовский, Лупиков

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее

...Прц это. пс положител 1 ному перепаду сигнала на выходе элеепт; 11( 11 срабатывает одновибратор 13, Выходной сигцал которого проходит через элемент ЛИ 7 ц уменьшает Еа )-дшццу соер:кц.ое счетчш(а 5, Псле чего сигнал )а выходе )31 еыента 10 .ацержки перел:сывает код лерг)ого воспроизнодимого идентификатора (тестовой последовательеости), считыгзаемь;:" ц 3 блока 2 па)лтп пО адресур сфсргро 3 цпому на счетч;ке 5 Б счетчик 3 1;.Екик образом, подготавлигзается наальяый ацрес чтсция пернсй цнформапз.о 1 се По(Сдовательиости, Чтение цпфсрмациоццых слои данной последоваесзьпостп ца Выходы 15 гстройстна гэоцзводис под Воздействием сггналов зо Б;)ду 1 упразлецця, Задним фроптсм сцгцала ца Выходе элемента 11 Л 1 6 процзводцтсл модификация...

Номер патента: 1520599

Опубликовано: 07.11.1989

Автор: Фролов

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...48коммутируется на контрольный выход26 устройства. При этом при чтениина выходе первого элемента И 6 образуются единичные импульсы, которыепоступают на вход 51 блока 18 кодирования и контроля для опроса схемы41 сравнения.Блок 18 кодирования и контроляосуществляет также кодирование иконтроль адресных и информационныхшин. Для кодирования по нечетностикаждая адресная шина 24 подключенана соответствующий вход блока 39свертки по модулю два, При четнойсумме единиц" на его входах на еговыходе формируется логический "0",а при нечетной сумме входных единицна его выходе образуется логическая"1", Аналогично происходит кодирование информации по шинам 25 данныхс помощью блока 40 свертки по модулюдва. Поскольку при записи информациина управляющих...

Номер патента: 1522290

Опубликовано: 15.11.1989

Авторы: Березенко, Сушко, Фастов, Эннс

МПК: G11C 29/00

Метки: декодирования, запоминающее, коррекцией, мажоритарного, оперативное, основе, ошибок

...внешнейзаписи, а в режиме внешнего считывания ограничиться только непосредственным выполнением операций считыванияи исправления ошибки. Это позволяетповысить частоту обращений к ОЗУ в,режимах считывания,Как было сказано выше, цикл внешней записи данных в ОЗУ разбивается на последовательность операций считывания, модификации и записи. Счи" танная из блоков 1 и 2 информация поступает на элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 8, и блоки 9 и 10, это позволяет восстанавливать в режиме внешнего. считывания значения выбранных битов в соответствии с уравнениями кодирующей матрицы итеративного кода, а в режиме внешней записи-значения сумм по модулю два этих величин и записываемого бита данных, поступившего на информационный вход 4 устройства. Это достигается...

Номер патента: 1522291

Опубликовано: 15.11.1989

Авторы: Григорьев, Поляков, Сушко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...преобразования данных для случаев записи в информационный разряд бита данных (напомним, что допускается наличие дефекта только в одном элементе памяти пары, в информационном нли в контрольном).По завершении преобразования считанных данных устройство переходит в режим повторной записи, Традиционным решением формирования сигнала на перезапись является использование в блоке синхронизации 18 третьего элемента задержки, задающего длительность этапа считывания. Однако в данном ОЗУ переход в режим перезаписи осуществляется автоматически, при срабатывании усилителя считывания 8 информационного разряда. Так, в отсутствие сигнала уровня "1" на управляющих входах усилителей считывания 8 и 9, иа всех их парафазных выходах поддерживаются...

Номер патента: 1522292

Опубликовано: 15.11.1989

Авторы: Жуков, Лебедев, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...ИЛИ 58 произведет запись данных в регистр 3 считываемого числа, которые к этому времени установятся на его входах. А через элемент задержки 69 установится на выходе устройства 78 в виде сигнала "Разрешение считывания", Сигнал с пятого выхода распределителя 26 установит триггер 45 в исходное состояние, тем самьи закончится цикл считывания.Записанные в регистр 3 даньые появятся на информационных выходах 76, Одновременно через открь 1 тый элемент И 8 блока 6 (так как триггер 41 находится в состоянии, соответствующем циклу считывания и на втором его выходе "1") они поступят на блок 10 и далее на накопитель, Это необходимо для того, чтобы произвести в первую половину накопителя верного значения данных, так как при первом считывании...

Номер патента: 1522293

Опубликовано: 15.11.1989

Автор: Васильев

МПК: G11C 29/00

Метки: динамическое, запоминающее, коррекцией, ошибок

...регистр 5 числа на информационный выход 16 ус гройства.5При наличии на первом выходе блока 3 формирования синдрома ошибкисигнала неисправимой ошибки он передается через третий коммутатор 8 навыход 21 и на вход признака неисправимой ошибки блока 12 управления.В этом случае считанная информацияне корректируется, а передаетсячерез второй регистр 15 числа наинформационный выход 16 и сопровождается сигналом ошибки на выходе 21.Если битдостоверности имеет единичное значение, то производится прямая передача считанной информациичерез второй коммутатор 7 и регистр 205 числа на информационный выход 16устройства. В случае обнаружения оди.ночной ошибки блоком 14 контроля по,модулю два считанная информация сопровождается сигналом .ошибки на...

Номер патента: 1525703

Опубликовано: 30.11.1989

Авторы: Привалов, Трофимов

МПК: G06F 12/16, G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...- это дает возможность работать блоку 2 и дешифратору 24 при напряжении питания нижеминимального значения по ТУ на этимикросхемы, поступая на вход 15 прерывания, переводит блок 2 в режим 20прерывания, поступая через элементИЛИ 16 на управляющий вход 17 переключателя 9, подключает вход источника питания блока 1 к выходу резервного источника 7. Блок 2 осуществляет обработку программы прерывания,заносит обрабатываемую информацию израбочих регистров блока 2, а такжеинформацию о факте выключения основного источника 6 в блок 1 и в концепрограмм обработки прерывания Формирует на соответствующих выходах (например, адресных и управляющих) команду, включающую дешифратор 24. Сигнал с выхода дешифратора 24, поступая через элемент ИЛИ 22,...

Номер патента: 1525746

Опубликовано: 30.11.1989

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...имеет следующий вид: на первой группе контрольных выхо" дов 10 - 10 появляется только один "единичный" разряд синдрома(где- номер неисправного или полностью отказавшего блока памя" ти), а на второй группе контрольных выходов 11, - 11 - один илинесколько "единичных" разрядов сиидрома р, - р, соответствующих позициям искаженных разрядов этого блока памяти.На выходах всех и сумматоров помодулю два первого блока 4; коррек"ции ошибок формируются инверсныевторые значения информационного входа 8, поступающие на входы второйгруппы мажоритарных элементов бло"ка 6 на входы первой группы кото рых поступают с информационного входа 8, сигналы неисправного блока памяти. В результате на входах первойи второй групп мажоритарных элементов блока б,...

Номер патента: 1529293

Опубликовано: 15.12.1989

Авторы: Горемыкин, Горяшко, Маклагин, Миронов, Сигалов, Ткачук

МПК: G11C 29/00

Метки: последовательности, тестовой, формирования

...разряд счетчика 12адреса. Блок 15 управления на своих 25 выходах установит коды: 71=1, 72=0,73=0, 74=1, 75=0.Следующим тактовым импульсом устройство по адресу (2" +1) произвеПо следующему тактовому импульсу в контролируемый блок памяти по адресу 2" + 1 будет записан код 00, Следующий тактовый импульс установит в единицу триггер 3. При этом на выходах блока 15 управления будут установлены следующие значения: 71=0, 72=1, 73=0, 74=0. По следующему тактовому импульсу счетчик 12 изменит свое состояние (триггер 3 сбросится в нуль по счетному входу) и устройство обеспечит считывание и сравнение данных с нулем, Следующий тактовый сигнал установит триггер 3 в единицу и работа устройства будет происходить аналогично описанному.Работа устройства...

Номер патента: 1529294

Опубликовано: 15.12.1989

Авторы: Бородин, Иванов, Шарапов

МПК: G11C 29/00

Метки: коррекции, ошибок

...такте (управляющая комбианция 101) блок 18 управления в зави-.симости от содержимого триггера 7вырабатывает сигналы, которые переключают второй коммутатор 4 для передачи содержимого первого регистра,если триггер 7 находится в единичномсостоянии, или второго регистра, ес- .ли триггер 7 находится в нулевомсостоянии. Выбранное 32-разрядное слово через блок 10 инверторов поступает на вторую группу входов блока9 коррекции, Синдром ошибки, сформи"рованный в регистре 6 контрольныхразрядов, поступает на входы дешифратора 8 ошибки, который вырабатыва 25 30 35 40 45 ет вектор ошибки, который поступаст на первую группу входов блока 9 коррекции, в котором происходит исправление информации, Исправленная половина 64-разрядного слова выдается из...

Номер патента: 1531174

Опубликовано: 23.12.1989

Автор: Самойлов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...значение; приэтом на его выходе 7, как и в случаеотсутствия ошибки, будет значение,соответствующее истинному значениюкорректируемого разряда информацииосновной 1 памяти.Режим считывания с обнаружениемоднократных и двукратных ошибокПри появлении однократных ошибокв разрядах основной 1 или дополнительной 4 памяти устройство производит не только их коррекцию, но и формирует сигнал ошибки с индикациейнеисправности в блоке обнаруженияошибок, При появлении однократнойошибки на одном из трех входах одного мажоритарного элемента 6, сигналотличается от сигналов на двух других входах этого же мажоритарногоэлемента (возникает неравнозначность).Поскольку входы мажоритарных элементов 6 соединены с соответствующимивходами трехвходовых блоков 8...

Номер патента: 1531175

Опубликовано: 23.12.1989

Авторы: Городний, Гриша, Кильменинов, Римек

МПК: G11C 29/00

Метки: запоминающее

...во второй регистр - те контрольные группы, которые проверяют второй отказавший разряд слова и т.п. При этом в разряд каждого из регистров группы 15 записываются "1", если соответствующая контрольная группа проверяет этот отказавший разряд, В противном случае в соответствующий разряд записывается "0. По окончании записи содержимое первых двух регистров группы 15 через группу поразрядных элементов ИЛИ 17 поступает на регистр 18. Каждое последующее слово (третье, четвертое и т.д.)с регистров группы 15 через коммутатор 16 считывается на элемент 19 сравнения, При этом коммутатор 16 поочередно подает на вход "лемен а 19 со- .держимое (3-2) регистров группы 15,где 3 - это кратность отказа, определенная дешифратором 1 ц группы...

Номер патента: 1531176

Опубликовано: 23.12.1989

Авторы: Котов, Марков

МПК: G11C 29/00

Метки: коэффициента, памяти, передачи, элемента

...диэлектрике Ч - Ч стабилизируется. Данное квазиравновесное состояние следует из модифицированного уравнения (1) с учетом (2) д(Ч-Ч) ЙЧя 11 К(1-К) ---- (5) 35йС ОС После того, как инжекционный токустанавливается на уровне Г 11-К йЧС --- пороговое напряжениец К 2 слинейно изменяется во времени, причем Таким образом, измерив пороговыенапряжения ЭП Ч и Ч после воздей 1ствия соответственно первым и вторым50импульсами напряжения с максимальными амплитудами Ч, и Ч можно определить коэффициент передачи К по формуле (4) .Дополнительным положительным эф 55 фектом предлагаемого способа является устранение необходимости изгоговления тестового транзистора для измерения величины К,В качестве примера конкретного применения способа измеряют...

Номер патента: 1531177

Опубликовано: 23.12.1989

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 29/00

Метки: оперативной, памяти

...на вход 8 устройства, что приводит к увеличению на единицу записанного в счетчике числа. Об отсутствии в ОЗУ ошибок свидетельствуе"г сохранение логической единицы на выходе 16 прерывания устройства и постоянное изменение содержимого регистра 4 адреса ошибки.При обнаружении в какой-либо из ячеек одиночной ошибки блок коррекции выдает на вход 13 признака ошибки устройства импульс напряжения, переводящий триггер 5 в единичное состояние, При этом с его инверсного выхода на выход 16 прерывания устройства выдается логический ноль, извещающий процессор о случайном сбое в накопителеОдновременно, на первом входе элемента ИЛИ 7 появляется логическая единица, запрещающая прохождение через него огрицательных импульсов со входа 14 в последу 1 ощих...

Номер патента: 1532978

Опубликовано: 30.12.1989

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: адресным, двоично-нарастающим, марш, оперативной, памяти, тестом, шагом

...сигналов с четвертого выхода (3-й разряд) первого счетчика 2 (определяется сменой инфорМации на выходах 00регистра 1). Таким образом, обращение к каждому адресу составляет 16 тактов ,синхросигнала генератора .1 синхроимпульсов. В течение и рвых четырех ,тактов по каждому адресу осуществля" ется операция "Чтение фоновой информации", в течение следующих восьми тактов последовательно осуществляются две операции записи, инверс" ной по отношению к фоновой информации по данному адресу, в послецних 4 четырех тактах .осуществляется повтор- Вная операция "Чтение по данному адресу . Требуемая последовательность выполнения операциР Чтение" и За" пись" обеспечивается сумматрором 8 по модулю два.Внутрь каждой четырехтакт- ноР операции Чтение" ипи...

Номер патента: 1532979

Опубликовано: 30.12.1989

Автор: Глухов

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...передается на первые входы сумматоров 11 по модулю два, навторые входы которых поступает искаженная информация с накопителя 2, Врезультате сложения по модулю два скодом синдрома Б информация восстанавливается и через коммута:ор 12 приналичии сигнала на его управляющихвходах поступает на индюрмационньйвыход устройства.Так как на первом и втором выходахдополнительного блока 13 сравненияинформация различна (код синдрома Б11100 и код синдрома Б 0110), на еговыходе формируется нулевой сигнал.Одновременно на выходе первого элемента ИПИ-НЕ 14 устанавливается нулевой сигнал, так как на его входы поступает код синдрома Б, отличный отнуля. На выходе третьего элементаИЛИ-НЕ 16 устанавливается логическаяединица (сигнал, фиксирующий ошибку),но...

Номер патента: 1536444

Опубликовано: 15.01.1990

Авторы: Марков, Семенов

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...так и на вторые входы И блоков 9 сравнения, на первые входы которых подается считываемая из контролируемого многоразрядного блока памяти тестовая последовательность. И блоков 9 сравнения служат для сравнения данных, считанных из контролируемого многоразрядного блока 11 памяти по заданным последовательностям адресов, с данными, которые былизаписаны по тем же последовательностям адресов, и работают следующим образом еСчитываемые из контролируемого многоразрядного блока 11 памяти коды без изменения поступают на первые входы М блоков 9 сравнения, которые осуществляют поразрядное сравнение поступающих на них кодов. По результатамсравнения информации, записанной в контролируемый мно" горазрядный блок 11 памяти и считанной из него,...

Номер патента: 1536445

Опубликовано: 15.01.1990

Авторы: Комаров, Кузнецов, Кухарев, Трофимов

МПК: G11C 29/00

Метки: дефектов, запоминающее, исправлением, ошибок

...более,двух дефектов, то гарантируется запись информации в согласованном с дефектами виде не более чем за три цик,ла записи считывания,При считывании информации с шин 23в накопитель 22 поступает код адреса.а шину 35 поступает сигнал считывания и информация с выхода 21 черезпервый коммутатор 9 поступает на вхо-,ды блока 10 и записывается в него припоступлении соответствующих сигналовпо шинам 27,ОЗатем на входы 27 поступают сигнаЛы вывода скорректированной.информации (исправляется один сбой, возникший при хранении информации в накопителе). Информация поступает на входы 15 блока 11 сумматоров по модулю два, в сигналы адресных информационных разрядов поступают через второй коммутатор 13 при поступлении сигнала по шине 31 на адресные входы...

Номер патента: 1536446

Опубликовано: 15.01.1990

Авторы: Карпенко, Лацин, Муравинец, Романов, Синегуб

МПК: G11C 29/00

Метки: запоминающее, контролем

...на двунаправленный вход-выход. Временныедиаграммы работы устройства в режимезаписи приведены на фиг, 2,В режиме чтения под действием им.пульсов синхронизации по выбранным счетчиком 2 адресам производится 5считывание из накопителей 1 и 6 записанной ранее информации, при этом контрольные разряды, записанные ранее в накопитель 1, сравниваются первым блоком 5 сравнения с контрольны ми разрядами, сформированными блоком3 свертки. В случае несовпадения контрольных разрядов на первом контрольном выходе 13 устройства формируется сигнал сбоя ин формационных разрядов. 1(роме того,контрольные разряды из первого накопителя 1, задержанные на один такт в регистре 7, сравниваются вторым блоком 9 сравнения с контрольными 20 разрядами, считанными,из...

Номер патента: 1539843

Опубликовано: 30.01.1990

Авторы: Березенко, Сушко, Фастов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, одноразрядное, оперативное, ошибок

...ИЛИ, выходы которых подключены к входам первого элемента И, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к вы-. ходу информационного разряда основного накопителя, а выход является инфор 3 1539843и единый блок кодирования / декодирования, построенный на логических элементах 2-6 и 11-15. В целях упрощенияописания, устройства из его составаисключены адресные цепи выборки элементов памяти (ЭП) основного 1 и дополнительного 1 О накопителей,Так как предлагаемое устройствос коррекцией ошибок имеет однораэряаную организацию, то любое обращение кнему начинается со считывания данныхиз основного 1 и дополнительного 10накопителей. Если внешнее обращениек ОЗУ производится в режиме...

Номер патента: 1539844

Опубликовано: 30.01.1990

Авторы: Ашихмин, Вахтин, Кондращенко, Шелякина

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...что наличие единицы не обязательно указывает на наличие ошибки).С выхода накопителя 1 и-разрядное слово поступает на вход блока 12, который может быть представлен схемой декодера кода Хэмминга в режиме обнаружения ошибок. На выходе блока 12 в случае возникновения ошибок вырабатывается сигнал "1", Этот сигнал поступает на один из входов элементов И 14, На выходах элементов И 14 в разрядах, содержащих дефектную строку и дефект 1539844"1", которьп поступает на вход соответствующего сумматора 15 по модулюдва. В случае обнаружения ошибок навыходе соответствующего сумматора 15по модулю два появляется сигнал, .инвертированньп сигналу накопителя 1.Таким образом, на вход блока 16 поступает кодовая комбинация, содержащаяне более одной ошибки....

Номер патента: 1539845

Опубликовано: 30.01.1990

Авторы: Бурик, Кис, Плясов

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...и И-НЕ 17.40Корректор 7 содержит в каждом разрядетри элемента НЕ 18-20 и .один элементИ-ИЛИ 21Устройство работает следующим обРазом.Цикл записи разбивается на 2 полуцикла: полуцикл записи и полуцикл считцвания. В первом полуцикле произво"дится запись информации, поступающейпо входаи 8 в блок 1 памяти, а во50втором полуцикле " считывание записанного в первом полуцикле числа. Считанная информация сравнивается в блоке2 с записанной, которая в полуциклесчитывания еще удерживается на входах 55Ь, и результаты поразрядного сравнения с блока 2 поступают на входы блоков 3 и 4 приоритета. Один из этих блоков, например блок 3, определяет только один младший из двух отказавших разрядов, а блок 4 выделяет старший из двух отказавших разрядов. Если...

Номер патента: 1541676

Опубликовано: 07.02.1990

Авторы: Алексеев, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, идентификацией, ошибок

...образом.Для приведения устройства в исходное состояние на вход блока 11 управления с шины 16 подается сигнал начальной установки, который поступаетчерез элемент ПЕ 53 на входы счетчи 5ков 54 и 55, Этот же сигнал подаетсяна вход распределителя 3, устанавливая триггер 23 в "0" состояние, атакже на входы первого 12 и второго14 регистров, на входы первого 13 ивторого 15 регистров и на вход циклического сумматора 9.В режиме записи информация поступает на вход распределителя 3 с шины 8и подается на входь элементов ИЛИ-И36.По сигналу "З.-.лись-считывание" инФормация передается в регистр 12 илив регистр 14 в зависимости от поступившего на них разрешения с блока 11.Если, к примеру, информация поступила в регистр 12, то она запись ваетсяв...