Устройство для обнаружения и исправления ошибок в блоках памяти

. СОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) ( 11 С 29/00 ОБРЕТЕНИЯ ИСАНИЕ ТОРСНОМУ СВИДЕТЕЛЬСТВУ 1(56) Авторское свидетельство СССР765883, кл. 0 11 С 29/00, 1978.Авторское свидетельство СССР1070605, кл. О 11 С 29/00, 1984. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В БЛОКАХ ПАМЯТИ(5) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства дл обнаружения и исправления ошибок в цифровых блоках памяти, Целью изобретения является упрощение уст- ройства и повышение достоверности выдаваемой информации. Устройство содержит генератор кода ошибок, состоящий из первого и второго блоков сумматоров по модулю два, выходы ко торых являются соответственно перной и второй группами контрольных выходов устройства, входы генератора кода ошибок являются информационными входами устройства, первый и второй блоки коррекции ошибок, блок мажоритарных элементов, выходы которого являются информационными выходами устройства, блок обнаружения ошибок, первый, третий и четвертый выходы которого являются выходами некорректируемых ошибок устройства, второй выход - выходом корректируемой ошибки устройства. В устройстве приведен модифицированный двумерный итеративный код с контролем по не- четности строк и столбцов со схемой одиронаспранлятьмногократти р сооткон памясиндромно-мажоритарного де ния, Устройство позволяет однократные и обнаруживать ные пакеты ошибок разрядно ветствующей разрядности блти. 3 ил. Изобретение относится к вычисли" тельной технике и может быть использовано в качестве устройства для исправления ошибок в цифровой памяти.Цель изобретения - упрощения устройства и повышение достоверности выдаваемой информации.На фиг. 1 представлена структурна схема устройства для обнаружения и исправления ошибок в блоках памяти; на фиг. 2 а,б,в - геометрическая интерпретация кодовой матрицы трех модифицированных итеративных кодов ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(16,8),(36,24) и (64,48) с параметрами, соответственно равными: а) и = = Б = 4; б) и = Б =6; в) и = Н = 8 а на фиг, 3 а,б,в - схема коррекции одного (шестого) разряда информации Б 6(.,3 ) для каждого из трех модифицированных итеративных кодов, где(номер строки) и 1 (номер столбца) - координаты символа 86 в соответствующей кодовой матрице (фиг. 2 а, б, в).Устройство (фиг. 1) содержит генератор 1 кода ошибок, состоящий35 50 из Б и-входовых сумматоров 2 - 2Нпо модулю два и и Б-входовых сумматоров 3" 3 по модулю два, первый 4и второй 5 блоки коррекции ошибок,каждый из которых состоит из (и Б)двухвходовых сумматоров по модулюдва, блок 6 мажоритарных элементов,состоящий из (и;Б) трехвходовых мажоритарных элементов, реализующихЬункцию ( ъ 2), и блок 7 обнаружения ошибок, информационные входы 8и выходы 9, а также первую 10 -10Ии вторую 11, - 11 группы контрольных выходов устройства, 121212 - выходы некорректируемых ошибок устройства, выход 12 корректируемой ошибки устройства.На фиг. 1 - 3 символами Б 1-БКобозначены информационные разрядымодифицированного итеративного кода(и Б,К),где и иБ - соответственно число строк и столбцов кодовой матрицы(фиг. 2), К = (и - 1)(Б - 1) - 1; символом С обозначен контрольный разряд ио нечетности входного (К+1)- разрядного сообщения, поступающего в устройство для кодирования и записи в память; символами а, - ад и в, - в- контрольные разряды по нечетности соответственно для Б строк и и столбцов кодовой матрицы; а символом С - контрольный разряд общей четности сформированного (и Б)-разрядного модифицированного кода и одновременно - контрольный разряд ая для контрольной (Б-й) строки и контрольный разряд в для контрольного (и-го) столбца кодовой матрицы (фиг. 2), причем для правильно закодированного кодового слова, значение контрольного разряда С общей четности всегда равно "логической 1"; символами о, - Ы ч и А - р обозначены разряды синди 1 113 рома, формируемые в режиме "1 тение соответственно на первой 101- 10 и второй 11 - 11 группах контрольных выходов устройства.На фиг. 2 а,б,в стрелками ( ф ) и () указаны группы разрядов, входящих в х-ю строку и 1-й столбец кодовой матрицы, участвующие в в коррекции (фиг, 3 а,б,в) символа Б 6 (3.,), где ь.1 - координаты символа Б 6, соответствующие занимаемой им позиции в каждой из трех кодовых матриц, (а, б, в соответственно). В общем случае для построениясхемы коррекции (фиг. 3) каждого символа кодовой матрицы, имеющего координаты (,1), соответствующие занимаемой им позиции (фиг. 2), необходимо каждый из (иБ) информационных входов 8, - 8, устройства (фиг, 1)связать с -м входом сумматора 2;,с -м входом сумматора 3, с первым входом двух (д-х) сумматоров блоков 4; и 5, коррекции ошибок, а такжес первым входом одного (-го) мажори.тарного блока 6;. Яторой и третийвходыэтого мажоритарного элементасвязать с выходами 1-х сумматоровблоков 4, и 5, коррекции ошибок, азвторые входы этих сумматоров - с выходом сумматора 2; и с выходом сумматора 3 генераторакода ошибок.Устройство (фиг. 1) для обнаружения и исправления и-разрядных ошибокв Б блоках памяти (где и и Б - чет"ные числа) реализует модифицированный двумерный итеративный код сконтролем по нечетности строк истолбцов и с параметрами, соответственно равными: число контрольныхразрядов т = и + Б, число информационных разрядов К = и Б - (и + Б),кодовая матрица которого (для случаяи = Б) представлена на фиг, 2,1 равило 1 орипров ания модифицированного итеративного кода наглядноиллюстрирует я на примере построениятрех конкретных кодов; на фиг. 2 апредставлена кодовая матрица (16,8)кода - для одного байта информации(и = Б = 4); на фиг. 2 б - кодоваяматрица (36,24) кода для трех байтовинформации (и = Б = 6); на фиг. 2 в -кодовая матрица (64,48) кода дляшести байтов информации (и = И = 8).При отсутствии ошибок во входнойинформации и входное (К+1)-разрядноесообщение, и выходное (К+1)-разрядноесообщение, и сформированное для записи в память (и Б)-разрядное сообщение, а также каждая и-разряднаястрока и каждый Б-разрядный столбецкодовой матрицы (фиг. 2)должны содержать нечетное количество "единиц".1 ри этом значение контрольного разряда С(а, Ъ) всегда должно быть равно "единице",Кодирование информации в режимезаписи ее в блоки памяти осуществляется посредством генератора 1 кодаошибок и одновременно блоком 7 обна2574 б 1 О 5 20 25 30 35 100 0 000 1 000 1 011 1 40 45 50 55 5 -15 ружения ошибок, проверяется (на нечеткость).входное (К+1)-разрядное сообщение, поступившее с.информационного входа 8. Остальные блоки уст 5 ройства в этом режиме работы не используются. На инверсных выходах сумматоров 2,- 2 р и 3, - 3согласно кодовой матрице модифицированного итеративного кода (фиг. 2) формируются соответственно контрольные разряды по нечетности а, - ар строк и д, - дстолбцов, которые затем по контрольным выходам 10, - 10 р и 11, - 11устройства поступают для анализа на входы блока 7 обнаружения ошибок, а также (вместе с (К+1) информационными разрядами входа 8 устройства) на входы блоков памяти в соответствии с кодовой матрицей (фиг. 2). Учитывая, что контрольный разряд С(ар, д.) одновременно формируется на йнверсных выходах двух сумматоров 2 р н 3, и его значение при безошибочном кодировании всегда равно "1", так как на все входы сумматоров 2 р и 3н режиме "Запись" поступают "Логические нули", н и-й разряд Б-гоблока памяти можно записать значение контрольного .разряда С (" Логическая единица"), формируемое на. контрольном выходе 10 устр ройства, а выход 11 можно для за-: писи н память не использовать.Работа блока 7 обнаружения ошибок в режиме записи в память запрограммирована следующим образом: при отсутствии неисправностей в генераторе 1 кода ошибок и при отсутствии ошибок но входном (К+1)-разрядном сообщении, поступающим с информационного входа 8 вместе с контрольным разрядом по нечетности Со, контрольные разряды по нечетности а, - а р, и в, - в 1 11 модифицированного ите- ративного кода, сформированные на контрольных выходах 10 и 11, должны содержать четное количество "единиц". В этом случае на всех выходах блока 7 обнаружения ошибок сохраняются "Логические нули", что со" ответствует отсутствию .ошибок в принятом для записи (К+1)-разрядном сообщении.Если же входное сообщение поступает с ошибкой (содержит четное количество "единиц ), то сформированные контрольные разряды а,- а 1 р и в, - н 111 будут соответственно содержать нечетное количество "единиц". В данной случае навыходе 12 блока 7 обнаружения оши"бок Формируется сигнал "НпЗП"( Некорректируемая ошибка записи )по формуле: 11 НПЗП 11 а,+ а 1+. + а(р 11 Ччв,+ вз++ в 1.,1 Уа, Ь; где под значениями ар и Ь понимается появление "нулевого" (запрещенного) сигнала на выходе сумматора 2 р или на выходе сумматора 3 при неисправности одного из них.Работу устройства в режиме записи н память удобно рассмотреть для одного конкретного случая его применения, например при реализации в нем (1 б,8) модифицированного итеративного кода с параметрами и = = Б = 4, кодовая матрица которого представлена на фиг, 2 а.В данном случае на входы 8, - 8 устройства поступает,цля записи в память очередное девятиразрядное информационное сообщение, например 100000000, информационные разряды Я 1 - Я 8 и один контрольный разряд С по нечетности, воспринимаемый устройством как информационный разряд Я в результате чего правильно сформированное для записи в память 16-разрядное кодовое слово содержит четное количество единиц и будет иметь следующий нид: Значения информационных разрядов Я - ЯК и сформированных разрядов оа, - ар и н- нмодифицированного итеративного кода располагаются (для наглядности) на соответствующих им позициях в кодовой матрице (фиг. 2), ,контрольные разряды строк и столбцов отделены. На входы блока обнаружения ошибок поступает комбинация 0111 0111, свидетельствующая об отсутствии ошибок, н результате на выходе 12 сохраняется "Логический нуль еПри поступлении на информационные входы 8 устройства ошибочного инфор- мационного сообщения Я, - Я , например 110 000 000, содержащее четноеколичество "единиц" сформированное для записи в память 16-разрядное кодовое слово будет содержать нечетное количество "единиц" и имеет (в геометрической итерпретации) следующий вид: 110 1 ООО 1 000 1 001 1 На входы блока 7 обнаружения ошибок поступает "запрещеннаякомбинация 1111 0013, свидетельствующая об ошибке во входном сообщении, В результате на выходе 12 . блока 7 обнаружения ошибок сформируется сигнал "НпЗп" "Логическая единица".Если ошибки во входной информации произошли в результате сбоев, а не отказов в цепях приема информации, то при повторении режима "Запись" на контрольном выходе 12 должен появиться "Логический нуль (сигнал НпЗп снимается) и работа, устройства может быть продолжена: в конце цикла "Запись" сформированное 16-разрядное кодовое слово записывается в четыре четырехразрядных блока памяти, причем в кажцый блок памяти будет записана одна строка кодовой матрицы (Фиг. 2 а). На этом цикл "Запись" заканчивается.В режиме "Чтение" в устройствереализуется синдромно-мажоритарный алгоритм декодирования, позволяющий применить простые и надежные корректоры (Фиг. 3), за счет чего полностью распараллеливается декодирующая схема, а одиночные неисправности самого устройства контроля исправляются на мажоритарных элементах наравне с ошибками в считывае" мой информации,При декодировании в режиме "Чтение используются все блоки устройства. При отсутствии ошибок считанная из блоков памяти информация проходит с информационного входа 8 устройства на информационный выход 9 без изменения, так как на выходах генератора 1 кода ошибок формируется "нулевой" синдром, поэтому вторые и третьи значения каждого сигнала, сформированные в блоках 4 и 5 коррскции ошибок, совпадают на входе каждого мажоритарного элемента блока 6 с первыми считанными из0 памяти значениями информационного входа 8; На выходах 12- 12 блока 7 обнаружения ошибок сохраняются "Логические нули".Если возникшие ошибки ограничены разрядами только одного блока памяти, что является для устройства корректируемой ошибкой, то код ошибок, полученный на выходах генератора 1 кода ошибок, имеет следующий вид: на первой группе контрольных выхо" дов 10 - 10 появляется только один "единичный" разряд синдрома(где- номер неисправного или полностью отказавшего блока памя" ти), а на второй группе контрольных выходов 11, - 11 - один илинесколько "единичных" разрядов сиидрома р, - р, соответствующих позициям искаженных разрядов этого блока памяти.На выходах всех и сумматоров помодулю два первого блока 4; коррек"ции ошибок формируются инверсныевторые значения информационного входа 8, поступающие на входы второйгруппы мажоритарных элементов бло"ка 6 на входы первой группы кото рых поступают с информационного входа 8, сигналы неисправного блока памяти. В результате на входах первойи второй групп мажоритарных элементов блока б, появляются два инверсных по отношению один к другому сигнала: 01 и 10, поэтому значение навыходах 9 этих мажоритарных элементов будет определяться значениямисигналов (О или 1), поступающих на 40 их входы третьей группы с выходоввторого блока 5, коррекции ошибок.При этом на выходе одного или нес .кольких (-х) сумматоров по модулюдва, соответствующих позициям иска женных символов (-го) неисправногоблока памяти, формируются инверсные(по отношению к искаженным сигналаминформационного входа 8, устройства)третьи значения, поступающие на третьи входы одного или нескольких(-х) мажоритарных элементов блока б, . В результате этого на информа 1ционных выходах 9; устройства формируются исправленные" значения входного сообщения. Таким образом, вустройстве реализуется мажоритарныйметод исправления. групповых ошибокодного накопителя, заключающийся втом, что сигнал на выходе каждого1525746 9мажоритарного элемента совпадает соЗначением которое доминирует наего входах.Каждый мажоритарный элемент блока6 реализует логическую функцию 10 соответствувцей строки кодовой матрицы;- номер позиции искаженногоразряда и одновременно номер соответствующего столбца кодовой матрицы (фиг. 2),Б ( р -- 81 82781 83782 83,где 81, 82 и 83 - соответственнозначения сигналов на трех входахмажоритарного элемента, а 8 1ььк)значение на его выходе, причем Например, исправление ошибок всхеме коррекции одного разряда информации (86), представленной нафиг. 3 (а,б,в), в случае реализациитрех различных модифицированных кодов, кодовые матрицы которых пред ставлены на фир. 2 (а,б,в), будетпроисходить по формулам (а,б,в соответственно):82 в 81 + (;83.- 81 + з.,где- номер неисправного блокапамяти и-одновременно номер а) 86выходе 12 блока 7 обнаружения ошибок формируется единичный сигналКО (корректируемой ошибки) по Фор"муле При возникновении в устройстве корректируемой ошибки, соответствующей неисправностям или полному отказу только одного блока памяти, на 0 0 0 0 0 10000 01000 00100 00010 00001 12 ь блока 7 обнаружения ошибок, свидетельствуюший о неисправности в самомгенераторе 1 кода ошибок, Формируется по Формуле "НпЧт" = ( Ы, ++ фь + фз ++ я) + ( ь 155 + ). Эта формула означает, что при исправном генераторе 1 кода ошибок синдром должен содержать четное количество "единиц", если генератор 1 00000 1 При.полном отказе первого блокапамяти, в котором хранится первая- (Р+Р + +Ь ) Сс 3 Ы I Ы )ЧЧЫ(а( мч а( )ч е е ЧА (о( ЧЫчаему )Эта формула означает, что сигнал кода ошибок неисправен, то синдром "КО" формируется при появлении толь будет содержать нечетное количество ко одного "единичного" разряда синд- единиц". Рассмотрим работу устрой- рома 4, -Ы на первой группе 10 кон" ства в режиме "Чтение" в случае полтрольных выходов устройства, и при ного отказа одного из блоков памяти, появлении только нечетного количест- например при реализации в устройстве ва единичных разрядов синдрома 45 модиФицированного итеративного кода ь, - ь на второй группе контрольных (36,24) с параметрами и = 0 = 6, ковыходов 11 устройства, что соответ- довая матрица которого представлена ствует групповой ошибке только одного на фиг, 2 б. Кодовое слово при отсутиз блоков памяти, ствни ошибок имеет, например, слеЕдиничный сигнал "НпЧт" на выходе 50 дующий вид:1 0 0 0 0 11111 01000 00100 00010 00001 1 О 1 0 1 О 1 0000000 1 ОООООО 1100000 1110000 1111000 1111100 1111110 00000 1 20 25 1010101 100000 011111 1111111 1000000 1100000 1110000 1111000 1111100 0000000 40 1010101 10000010 0000001 строка. кодовой матрицы (фиг. 2 б), на его выходах возникает пакет однонаправленных ошибок, например, типа "шесть единиц", что для устройства означает появление групповой корректируемой ошибки нечетного веса, содержащей 5 искаженных символов,В этом случае при считывании информации из памяти на информационныевходы 81 в 86 устройства поступает кодовое слово, которое будет иметь следующий вид: Генератор 1 кода ошибок сформирует на выходах 10-10 и 11,- 11 код синдрома, соответствующий групповой ошибке нечетного веса, который будет иметь следующий вид: Анализируя данную комбинацию синдрома, блок 7 обнаружения ошибок сформирует на выходе 12 "единичный сигнал "КО", так как в разрядах синдрома. 1- Ы 6 содержится только одна "единица" ( И), а в разрядах синдрома р -содержится нечетное ко 1- 6 иличество (пять) "единиц . На остальных выходах блока 7 обнаружения оши- бок сохраняются логические "нули".Одновременно согласно описанному выше алгоритму мажоритарного декодирования групповых ошибок (Фиг. Зб) в мажоритарных элементах блока 6 происходит исправление пяти (иэ шести символов первой строки кодовой матрицы (Фиг. 2 б): 81 82, 83, 84, а 1, а разряд С проходит на выход 9, без изменения. Таким образом, на информационном выходе 9 Формируются исправленные значения разрядов первого блока памяти: 100000.Случаи возникновения некорректируемых ошибок в разных блоках памяти. Блок обнаружения ошибок 7 в этом случае формирует "единичный" сигнал "НКО" некорректируембй ошибки, и работа устройства должна быть прервана для замены двух или нескольких неисправных блоков памяти, ибо при возникновении некорректируемых ошибок (т,е. не ограниченных разрядамиодного блока памяти) на информационный выход 9 устройства поступит неправильно скорректированное кодовоеслово,Рассмотрим работу устройства вслучае возникновения некорректируемых ошибок (или отказов) несколькихблоков памяти, например, при реализации в устройстве модифицированногоитеративного кода (64,48) с параметрамиф и = Б = 8, кодовая матрица которого представлена на Фиг, 2 в,Кодовое слово (64,48) модицифи"рованного кода при отсутствии ошибокбудет иметь, например, следующий вид 3 При полном отказе первого и седьмого блоков памяти, в которых хранятся первая и седьмая строки кодовой матрицы (Фиг, 2 в), на выходах каждого иэ них возникает пакет ошибок, например, типа "восемь единиц" и "восемь нулей" соответственно.В этом с.учае при считывании информации из памяти на информационные входы 81 - 8 Э устройства поступает кодовое слово, которое будет иметь следующий вид: Генератор 1 кода ошибок сформирует на выходах 10 - 10 и 11- 11 код синдрома, соответствующий двум групповым ошибкам нечетного веса, который будет иметь следующий вид: Анализируя данную комбинацию синдрома, блок 7 обнаружения ошибок сфор" мирует на выходе 12 единичный сигнал "НКО" некорректируемой ошибки, так как в разрядах синдрома1525746 14 е( содержатся две "единицы" ( с исоответствующие отказам двух блоков памяти, а в разрядах синдрома р -- четное (запрещенное для корректируемой групповой ошибки)5 число "единиц" ( р, и р ). На выходах 12, 12 э и 12сохраняются "Логические нули". По состояньюпервой группы контрольных выходов 10- 10, можно определить отказавшие блоки памяти (в данном примере - первый и седьмой), которые необходимо заменить.Аналогично при возникновении многобитовых ошибок любой (2 - Б) кратности или при полных отказах любого (2 - 11) количества блоков памяти нагlЭта формула означает, что сигнал "НКО" формируется на выходе 12, при поступлении на входы блока 7 обнаружения ошибок "ненулевого" кода синдрома, который при этом не совпадает ни с одной из "разрешенных" комбинаций, соответствующих корректируемой ошибке "КО". Отсюда видно, что сама информация об ошибке на выходах 12, 30 (НКО) и 12 (КО) формируется в парафазном коде (01) или (10)В режиме "Чтение" в устройстве обеспечивается контроль всех цепей коррекции самого устройства. При этом неисправности самого устройства исправляются или обнаруживаются наравне с ошибками в считываемой информации. Так неисправности в блоках 4 и 5 коррекции ошибок исправ ляются на мажоритарных элементах блока 6, неисправности в генераторе 1 кода ошибок обнаружатся на входе блока 7 обнаружения ошибок, который при этом сформирует сигнал лНпЧтл 45 на выходе 12 э, и, кроме того, эти неисправности в генераторе 1 кода ошибок также могут быть исправлены на мажоритарных элементах блока 6.Возможность обнаружения ошибок в мажоритарных элементах блока 6 объясняется тем, что модифицированная структура примененного в устройстве кода позволяет декодировать (и корректировать при необходимости) разряд Со по нечетности независимо от других информационных разрядов, При этом он имеет свою собственную" схему коррекции, аналогичную фиг. 3,выходе 12 сформируется "единичный"сигнал НКО" некорректируемой дляустройства ошибки, ибо в разрядахсиндрома Ы, -на первой группеконтрольных выходов 10, - 1 Обудетсодержаться (2 - Б) "единиц",При возникновении некорректируемой ошибки четного веса в одном илинескольких блоках памяти на выходе12, также сформируется сигнал "НКО",ибо в разрядах синдрома р, - р навторой группе контрольных выходов11, - 11будет содержаться четное(2 - и) количество "единиц".Таким образом, сигнал "НКО" навыходе 12, устройства формируется поформулеь, ;" " Р. ) и независимо от параметров и и Б(т.е. при реализации кода любой разрядности) исправление разряда С о считанного из первого блока памяти,всегда производится на первом мажо- .ритарном элементе блока 6 по формулег СО (у С о (С о С 1 ) СЮ (СО Р 1(С, +г,) (С,+я,),В устройстве реализован модифицированный двумерный итеративный кодс контролем по нечеткости строк истолбцов, с простой геометрическойструктурой построения кодовой матрицы и высокими обнаруживающими свойствами, позволяющий применить в устройстве синдромно-мажоритарный алгоритм декодирования, эа счет этогополностью распараллелить декодирующую схему.и применить простые корректоры групповых ошибок: обнаруживать любые (2 - Б) пакеты и-разрядных ошибок при отказах несколькихблоков памяти (где п - четное число),а также некорректируемые многобитные ошибки кратности (2 - Б) в разных блоках памяти. Контролем охва"тываются все узлы самого устройства,за счет чего неисправности самогоустройства исправляются (на мажоритарных элементах) или обнаруживаются (обнаружителем некорректируемыхошибок) наравне с ошибками, вызванными неисправностями в блоках ламяти.Таким образом, в устройстве, реализующем синдромно-мажоритарный ал"горитм декодирования модифицированного итеративного кода, обеспечиваетсявысокая достоверность выдаваемой намагистраль данных информации за счетзашиты всех цепей самого устройства соответствующим корректирующимкодбм,Сумматоры 2, в . 2и 3, - 3по модулю два генератора 1 кода ошибокмогут быть выполнены на интеграль-.ных микросхемах (ИМС) типа 133 ИП 5,блок 6 мажоритарных элементов - намикросхемах типа 533 ЛПЗ., блок 7 обнаружения ошибок - на программируемой логике матричных БИС типа 556РТ 1 (РТ 2).Формула изобретенияУстройство для обнаружения и исправления ошибок в блоках памяти, содержащее генератор кода ошибок, первый блок коррекции ошибок, входы первой группы которого подключены к входам генератора кода ошибок и яв" ляются информационными входами устройства, Б вьцодов генератора кода ошибок являются первой группой конт" рольных выходов устройства (где Б - количество блоков памяти), о т л и - ч а ю щ е е с я тем, что, с цельюупрощения устройства и повышениядостоверности выдаваемой информации, в устройство введены второйблок коррекции ошибок, блок мажоритарных элементов и блок обнаружения ошибок, входы второй группыпервого блока коррекции ошибок подключены к И выходам генераторакода ошибок и к входам первой группы блока обнаружения ошибок, и выходов генератора кода ошибок (гдеи - разрядность блоков памяти) подключены к входам второй группы второго блока коррекции ошибок и к входамвторой группы блока обнаруженияошибок и являются второй группойконтрольных выходов устройства, первый, третий и четвертый выходы бло О ка обнаружения ошибок являются выходами некорректируемых ошибок устройства, второй выход - выходом корректируемой ошибки устройства, входыпервой группы второго блока коррекции ошибок подключены к входам первойгруппы первого блока коррекции ошибок и к входам первой группы блокамажоритарных элементов, выходы которого являются информационными выходами устройства, входы второй итретьей групп блока мажоритарныхэлементов подключены к выходам первого и второго блоков коррекции ошибок соответственно.