G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1249590

Опубликовано: 07.08.1986

Автор: Слюсарь

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

..."Лог. 1".При наличии признака иЗапись нашине 2 управления с второго выходаблока 7 управления поступает сигнал 55на третий вхоД формирователя 6. Приэтом в регистр 25 сдвига формирователя 8 записывается код данныхпоступающий с информационной шины 3, и блокируется работа формирователя 6, на выходах которого формируется уровень "Лог, 0". На выходе регистра 25 формирователя 8 формируется код нида 0001, Этот код, имеющий "1" н нулевом разряде данных, указывает, что при обращении к накопителю по вполне определенному адресу в режиме записи, нулевой разряд данных инвертируется.Код адреса ячейки накопителя выбирается из условия максимального числа обращений к ней программы процессора. Например, при использовании ОЗУ н аппаратуре,...

Номер патента: 1249591

Опубликовано: 07.08.1986

Авторы: Ломанов, Медведев, Носов, Смирнов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...На четвертый вход блока 12 обнаружения и исправления ошибок подается импульс разрешения сравнения с соответствующеге триггера из группы триггеров 45 формирования и происходит сравнение контрольных битов, считанных из накопителя,9 и полученных из второго блока 11 кодирования. По результатам сравнения определяется, есть ли" ошибка в считанной информации. Если ошибка есть и ее кратность не превышает исправляющей способности кода, то блок обнаружения и исправления ошибок инвертирует соответствуюпц 1 ебиты выходного слова основной информации, считанной из накопителя 8,Скорректированное информационнве слово поступает на вход регистра 13 выхрдной информации и записывается в него при поступлении стробирующего импульса, Формируемого одним из...

Номер патента: 1249592

Опубликовано: 07.08.1986

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...выходу 35 устройства, появляется сигнал одиночной (некрат ной ) ошибки.В зависимости от результатов контроля возможны следующие варианты.Одиночная или любая некратная ошибка зафиксирована только при первом считывании. Тогда с выхода 35 в арифметическое устройство и на пульт оператора (не показан) поступает сигнал одиночной ошибки. При повторном считывании из другой половины накопителя на выходе 33 появляется сигнал "Разрешение считывания".Одиночная ошибка зафиксирована только при повторном считывании. На выходе 35 появляется сигнал одиночной ошибки. В этом случае считанная при первом такте. информация уже используется арифметическим устройством, а полученная с выходов 36 информация о неисправных разрядах может быть...

Номер патента: 1249593

Опубликовано: 07.08.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти

...8, запоминаемого в триггере 11,В случае возникновения корректируемой .ошибки информация в сдвиговыхрегистрах преобразователя 1 кодов иблоках 2 и 3 обнаружения адреса ошибки продолжает сдвигаться. Сдвиг информации в блоке 1 продолжается дотех пор, пока в триггерах 30-37 элементом ИЛИ-НЕ не зафиксированы нули,что в силу известных свойств двучлена х -1 определяет момент расположения Ь =5 младших разрядах сдвигового регистра 18 пакета ошибок. Сэтого момента сдвиг информации в регистре 18 и во всех первых регистрахсдвига блоков 2 и 3 прекращается,что обеспечивается передачей сигналаот блока 23 через элемент И 19 и инвертор 20 на элемент И 21.С момента обнаружения корректируе.мОй ошибки начинают поступать синхроимпульсы на счетчики 24 и...

Номер патента: 1249594

Опубликовано: 07.08.1986

Авторы: Белалов, Бочков, Лихтер, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее

...из регистра 11 его данные поступают на выход устройства,Регистр 11 служит для тестового контроля формирования физического адреса. При чтении из регистра О егоданные поступают на выход устройства через мультиплексор 12. При обращении к блоку 3 памяти мультиплексор 17 передает младшие пять разрядов адреса на входы блока 3. При операции запись с элементов ИЛИ 58 и59 блока 2 поступают сигналы записисоответственно в младшее или старшее 35слово блока 3, а с формирователя 20поступают данные.При операции чтения данные с выхода блока 3 поступают через мультиплексор 16 на выход устройства. Мультиплексор 16 выполняет выдачу младшего или старшего (в зависимости отмладшего разряда адреСа) слова,считанного из блока 3 на выход устройства. Сигналы...

Номер патента: 1251186

Опубликовано: 15.08.1986

Авторы: Курочкин, Смирнов, Шубин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...отказа, новае состояние заносится в накопитель 3. Наряду с кснтрслеь выходов накопителяУстройства ведет контроль выходов накопителя 2, чта защищает от подключения неисправнагс разряда этого накопителя к выходу устрсйстУстосиствс требует дополни "ельнаезремя на анализ сшибок и коммутациюразрядов тс.ькс в момент первого обнаружения отказа, Р дальнейшем при обращении к отказавшему адресупотери времени на контроль существенна сакращаютсл,Ф с р м у л а и з а б р е т е н и я1. Запоминающее устройство с самоконтролем,. садер кащее блок управления. Основные и резервный накопители, регистр адреса., регистры данных, блок свертки па модулю два, причем адресные входы первого основного и резервного накопителей подключены к выходу регистра...

Номер патента: 1251187

Опубликовано: 15.08.1986

Автор: Букин

МПК: G11C 29/00

Метки: блоков, памяти

...он исправен. Так как информация на выходе блока 6 сдвинута относительно информации на ега входе 16, сравнение производится па стробирующему импульсу с выхода формирователя 10, который появляется только в режиме считывания, что исключает появление ложного сигнала на выходе блока 9.Таким образом в каждом кадре счетчика 8 происходят запись, считывание и выяснение правильности считываемой информации по всем 2 и адресам, где п - число разрядов адреса и счетчика 7.Информация, записываемая в проверяемый блок 6, поступает из сумматора 5 с выхода 8 единиц переноса..нфармация в соответствии с алгоритмам, приведенным в табл, 1, формируется благодаря последовательному соединению счетчиков 7 и 8 и подключению всех выходов счетчика 7 и...

Номер патента: 1251188

Опубликовано: 15.08.1986

Авторы: Барашенков, Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элементов 4 сравнения образуются одновременно сигналы "0" и"1", а на выходе блока 14 (выходеэлемента ИЛИ-НЕ 16) - сигнал "1",соответствующий неисправности устройства,Выходные сигналы элементов 4 срав нения анализируются пороговым элементом 18 и схемами сверки по модулю два второго блока 28 контроля следующим образом, 125Выходной сигнал порошк ового элемента 18 принимает значение "1" при количестве сигналовна его входах, большем половины количества входов, и 0 в других случаях, Такое функ ционирование порогового элемента 18 позволяет определить четность информации, записанной в накопители 1 и 2, и кодирование информации (прямой или обратный код), записанной в накопи- О тель 2, при условии исправности хотя бы одного накопителя и...

Номер патента: 1251189

Опубликовано: 15.08.1986

Автор: Мыльникова

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...регистра сдвига равночислу проверяемых контрольных разрядов ( КР ), Каждый выход регистра подключен к входам трех определенныхэлементов И-НЕ, число элементов И-НЕ,а также элементов И равно числу проверяемых ИР, При нулевом уровне сигнала, поступающего из блока 2 управления на вход К, регистр устанавливается в нулевое состояние, с выходов всех элементов И-НЕ поступаетединичный уровень сигнала, разрешающий прохождение тестовой последовательности через все ИР. Работа предлагаемого устройства при этом не отличается от работы известного,Проверяется работоспособность воИР контролируемого ЗУ,При единичном уровне сигнала, поступающего из блока 2 на вход 1, регистр переводится в режим значения исдвига, нулевой чровень появляетсятолько на одном...

Номер патента: 1252816

Опубликовано: 23.08.1986

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее

...накопителя 1 выбира 1252816ется так же, как и в режиме записи,На входе 26 устройства имеется нулевой сигнал. На выходе 23 триггера 19также 0", Производится считываниебита информации из опрашиваемогоэлемента памяти накопителя 1, которыйпоявляется на выходах усилителей 9.Далее на вьгходе 30 элемента 28 задержки появляется единичный сигнал,который разрешает считывание инфор Омации из накопителей 2 и 3 и запрещает через элемент И 5 обращение кэлементу памяти накопителя 1. Считанные из накопителей 2 и 3 биты информации (назовем их проверочными) с 15выходов усилителей 10 и 11 поступают на входы элемента И 36. Если информация считывается из дефектного(отказавшего) элемента памяти накопителя 1, то на выходе 38 элемента 20И 35 единичный сигнал,...

Номер патента: 1252817

Опубликовано: 23.08.1986

Авторы: Ваврук, Мельник, Цмоць

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...единиц в счетчик 8. Сдвиг осуществляется в сторону младших разрядов,Считанная информация из накопителя 3 записывается в регистр 4 и поступает на регистры 5 -5 число котоК У рых определяет быстродействие устройства. Организация сдвигов и запись в счетчики 7, -7 происходит аналогично описанному.После необходимого количества сдвигов на выходах регистра 24 появляется нулевой уровень, запрешающий прохождение импульсов с генератора 23 на выходы формирователя 12, Считанные из накопителя 3 контрольные разряды также записываются в регистр 4 и поступают на блоки 9 и 10 для сравнения и формирования контрольных признаков.При исправности устройства на выходе 22 формируется признак достоверности, указывающий, что информацию из регистра 4 (выход 19)...

Номер патента: 1256099

Опубликовано: 07.09.1986

Авторы: Август, Зыков, Иванюк

МПК: G11C 29/00

Метки: блоков, памяти

...памяти микрокоманд.В соответствии с временной диаграммой в первом такте по синхроимпульсу Т микрокоманда с блока 1 памяти микрокоманд заносится в регистр 20 3 микрокоманд, посинхроимпульсу Т из.меняется содержимое регистра 2. Вовтором такте по синхроимпульсу содержимое полей данных, адреса и режимаконтролируемого блока памяти заносит ся в регистры 8, 10 и 6 и через блоки 12 и 15 поступает на контролируемый блок памяти, по синхроимпульсуТ в регистр 2 заносится вторая мигкрокоманда, содержимое регистров 8 и 30 10 заносится в регистры 11 и 8, посинхросигналу Т 4 происходит подготовка адреса третьей микрокоманды. Втретьем и последующих тактах работаблоков аналогична.35 Если в текущей микрокоманде заданы в поле управления коды операций,то...

Номер патента: 1256100

Опубликовано: 07.09.1986

Авторы: Антонюженко, Величко, Дичка, Корнейчук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...вЬ цразрядное (К = - -) и-ичное (Ч=2 ),слово, Размерность проверочной матрицы Н кода определяется следующим об"разом. Количество строк матрицы находят из неравенства1 256100 зК 1=Ц 4+П 5+06+И 7+и 8 К 2 =и 1+П 2+ и 3+Н 7+П 8 20 КЗ=П 1+2 02+3 03+04+205+3 06+08 =М 1+П 4+П 8)+2 (02+05) +3 АЗ+06) . Значение К 1 формируется на сумматорах 19 (младший разряд) и 20 (старший разряд), значение К 2 - на сумматорах 21 и 22 соответственно, КЗ на сумматорах 31 и 32. При записи информации значение входа 57 равно нулю, а значение входа 58 равно едини-., це. На вход блока 1 поступают информационные разряды слова с выходов 15 4.1.1-4.8.2 блока 2, а также контрольные разряды (выходы элементов П 46, 48; 50, 52; 54, 56). При чтении (К+ш) -разрядное...

Номер патента: 1256101

Опубликовано: 07.09.1986

Авторы: Анурьев, Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти, цифровых

...и затем напервый вход блока 5, на второй входкоторого поступает эталонный кодс выхода формирователя 4. Полученные импульсы ошибок поступают наключ 10, где стробируются узкимиимпульсами, вырабатываемыми блоком1, что позволяет избежать случайныхошибок, вызываемых переходными процессами и задержками одного эталонного кода относительно другого. Простробированные импульсы ошибок поступают на вход счетчика 14. По окончании цикла записи блок 1 выдает команду "Воспроизведение" (например,переход иэ состояния логического Ов состояние логической 1 старшегоразряда счетчика), по которой формирователь 11, на вход которого онапоступает, вырабатывает узкий импульс,поступающий на управляющий вход регистра 16, по которому информацияс выхода счетчика 14...

Номер патента: 1257708

Опубликовано: 15.09.1986

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...-1) Р, (х), где Р,(х) - не- приводимый многочлен степени Ь и порядка е, причем С не делится на е, максимальное значение которого е 2 -1. Длина и кода - наименьшее общее кратное е и С. Количество контрольных разрядов равно (С+Ь).Рассмотрим, например, работу уст" ройства для кода Файра, заданного по рождающим полином (Р(х) (хф+1) (х +х +1) и имеющего максимальную длину и 9 (2 -1)=279. Этот код исправит произвольный пакет ошибок длиной пять бит или меньше.Пусть исходный информационный многочлен, разрядностью 256 бит, состоит из одних нулей. Избыточные ра ряды Формируются путем деления инфо мационного многочлена на порождающий полином. В рассматриваемом случае весь кодовый многочлен будет представлять собой последовательность их 2 О...

Номер патента: 1257709

Опубликовано: 15.09.1986

Авторы: Качалов, Ромадин, Шишкин, Юдин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...ошибок, так как большее число ошибок является маловероятным.Счетчик 66 блока 5 выдает серии. импульсов на выход 48, которые уп равляют работой мультиплексора 19, Задачу распознавания вида ошибки по признакам выполняет дешифратор 17. Если ошибка корректируется, то из дешифратора 17 по выходу 49 выдает ся сигнал, который разрешает работу мультиплексора 19 для коррекции ошиб. ки. Если же Ошибка есть, но не корректируется, то выдается соответствующий сигнал по выходу 48, а по вы ходу 49 - сигнал запрета работы мультиплексора 19, исключающий случай ложной коррекции. Дешифратор 18 Огтределяет разряды накопителя 10, вкоторых произошли сбои.Коррекция иокаженной информациипроисходит следующим образом, Исходное состояние - на выходе регистров...

Номер патента: 1259339

Опубликовано: 23.09.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...9 сравнение,в котором происходит сравнениетекущего адреса с адресом, установленным на регистре 8.Сигнал сравненияустанавливает н единичное состояниетриггер 15, который разрешает работу коммутатора 5.На шифраторе 13 происходит преобразование адреса начала программы вадрес блока 14, Сигнал сравнения свыхода блока 9 сравнения разрешаетвыборку конечного адреса программы,записанного в блоке 14, и записьего в регистр 11 (по сигналу сравнения из блока 9 сравнения, задержанному на элементе 10 задержки),При последовательной обработкепрограммы, записанной в блоке 4 повходу 17 поступает сигнал +1 нарегистр 3.При ветвлении этой программыпризнаки ветвления (например, признаки переполнения, переноса, перехода по знаку) поступают по входу 16на одни...

Номер патента: 1259340

Опубликовано: 23.09.1986

Автор: Иванов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...два, дополнительно выходы (ИК+1)-х разрядов регистра соединены с вторыми входа- ЗО ми -х сумматоров по модулю два, где1, К, У - разряды регистра, соответствующйе ненулевым коэффициентам образующего многочлена, (И - и + )-е входы -й группы инфФормационных входов устройства, гдеУ, К, 32,п, соединены с соответствующими группами входов (З)-х сумматоров по модулю два, выходы ш-х разрядов регистра, где ш = 1, (М-К), 4 О соединены с соответствующими входами (ш+К)-х сумматоров по модулю два, г-е входы и -й группы информационных входов устройства, где г = 1, (М-и+1), соединены с соответствующими входами (г+и)-х сумматоров по модулю два. Перед началом работы сдвиговый регистр 4 устанавливается в состояние 000, Цепи установки не показаны,...

Номер патента: 1259341

Опубликовано: 23.09.1986

Авторы: Виленчик, Вичес, Мучиев

МПК: G11C 29/00

Метки: блоки, записи, магнитной, памяти, сигналов, тестовых

...второй - формирование контрольных сигналов,Управление этапами работы осуществляется Формирователями 12 и 13 и триггером 3. В момент окончания Формирования синхросигналов или по достижении максимального значения счетчиком 5 Формирователь 13 вырабатывает управляющий импульс конец первого этапа цикла) который постуг.яет на вход счетчика 5 приводя его ь начальное состояние (на выходах Образуется двоичная комбинация, равпяя разности между максимальным значением счета счетчика 5 и длитель ностью синхросигнала), а также - на вход сброса триггера 3, изменяя его состояние. Нри этом на инверсном выходе триггера 3 образуется высокий потенциал поступающий на вход счет"1 икязяпрещяя егО работу(0 3. 45 50 5 со 15 2 11 25 На прямом выходе...

Номер патента: 1259342

Опубликовано: 23.09.1986

Авторы: Гороховик, Сырель

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...сигнал блокировки с ныхода триггера, поступая на переключатель с за 40 держкой, равной циклу обращения,коммутирует его таким образом, чтона вход выборки кристалла накопителя поступает сигнал высокого уровняс выхода резервного источника пита"45 ния и запрещает обращение к накопителю до тех пор, пока триггер не будет заблокирован внешним сигналом,удаеся повысить надежность устройства и снизить аппаратные затраты.о Блок 5 управления Формирует управляющие сигналы в циклах записии чтения следующим образом,Цикл записи информации в накопитель 1 фиг,1)у Временная диаграмма цикла записиприведена на Фиг, 3, Первоначальнопо команде "Выдача адреса" (ВА) процессором 13 Формируется сигнал ВА,12593 1 О сопровождаемый сигналом сопровождение...

Номер патента: 1261014

Опубликовано: 30.09.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...) 2. Й 1 бОО (г)ОИОБОГО Фили тестового 7 числа осу(цсстнляетс 5 Но сиг Балу на входе 1, посту зющему нз формирователь 3; Бы.)лз бл:)кз 2. Адрес )Э в БИС 14 фоэмирлетс с:1 етчико. 4 или 5. Код дСсз с Быхолон ссчетчикон 4 и 5 через комму"1 зтОр 10 1 остуц 1 ст на Вход 1 36, т.(и адресные Входы ЬИС 4. Выбор кода адреса со сСтчи)са 5 или с етчика 4 осупсестзляется сигалом нз ныхоле 40. Адрес ЬИС 14 В блоке 12 формируетс.я счетчиком 7 или 8; через коммутатор 1 поступает нз входы делИфратора 13. ,Б(бор кола злс)с(з со счетчика 7 или 8 также Осуществляется сигналом нз выходе 1. Сигис рззрегпения выборки с выхола 22 псступает на входы ком)хтзторон 10 и 1. 1 С,од адреса н счетчике 6 и хе)яетс 5 Всегда:ким обрзом,;то равен эазности кодов...

Номер патента: 1262574

Опубликовано: 07.10.1986

Авторы: Новикова, Студнев, Фукс

МПК: G11C 29/00

Метки: записи, запоминающее, информации, контролем

...вход блока 2 местного управления, запрещая поступления уп- . равляющих импульсов в распределитель 5, Таким образом. обеспечивается его остановка и прекращается анализ на время передачи, Помимо этого сигнал о несовпадении информаций поступает на управляющий вход триггера 16, который, срабатывая Формирует сигнал на вход формирователя 6 сигналов записи н разрешает прием импульса соответствующей команды из распределителя 5, Результат сравнения, поступающий на вход 12 устройства, может использоваться как сигнал контроля или как сигнал, управляющий работой запоминающего устройства с источником передачи и приема информации.Четвертым тактом цикла формируется команда записи, поступающая на информационный вход формирователя 6 сигналов...

Номер патента: 1262575

Опубликовано: 07.10.1986

Авторы: Белюх, Бессмертный

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...И 18 и устройство остаетсяв режиме проверки записанной инфор"мации, а индикаторы (не показаны)регистров 12 и дешифратора 13 указывают координаты неисправной ячейки.Выбор последнего адреса ячейкиблока 16 при записи информации в негофиксируется элементом И 56при этойна его выходе появляется сигнал,который по спаду запускает формирователь 59, импульс с выхода которогосбрасывает распределители 27, 28, 525 20 40 50 55 Формула, изобретения Запоминающее устройство с самоконтролем, содержащее первый блок 5 6 и 53, регистры 12 ц 30 и дешцфраторы 13 и 31, а также переводит триггер 9 в единичное состояние, что соответствует режиму считывания информации из блока 16,И режиме считывания импульсы с входа 63 через элементы И 5 и...

Номер патента: 1262576

Опубликовано: 07.10.1986

Авторы: Жмыхов, Корженевский, Рябуха, Ткачев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...13 происходит сравнение сигналов контрольного слова К;-К 4 и сигналов четности С,-С считанных из разрядов 1,-1 блоков памяти. С выходов первого блока 13 20 сравнения сигналы сравнения (несравнения) Я -Я поступают на первые входы блока элементов И 17 и блока 15 обнаружения ошибок. В блоке 14 происходит сравнение сигналов конт рольного слова К,-К и сигналов четночти С в .С , считанных из разрядов 1 -1 блоков памяти.С выходов блока 14 сигналы сравнения (несравнения) Б,-Я .поступают ЗО на входы дешифратора 16 и на вторые , входы блока 15 обнаружения ошибок. Дешифратор 16 преобразует двоичный позиционный код сигналов Б -Я в унитарный. Номера отказавших разрядов одного из блоков памяти указывают сигналы Я .-Я а номер отказавшего блока...

Номер патента: 1264243

Опубликовано: 15.10.1986

Авторы: Дубовский, Криворот, Морозов, Фещенко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...14 осуществляетсяодновременное инвертирование единичных разрядов. При каждом инвертировании единичного разряда навыходе 15 блока 14 (13) формируетсяимпульс, который вычитает из содержимого счетчика 18 единицу (прибавляет к содержимому счетчика 17 единицу), т.е. счетчик 17 подсчитывает ЗО количество единиц, залисанных в блок13, а от содержимого счетчика 18 вычитается число единиц, записанныхв блок 14, После установки всех нулей в триггерах блоков 13 и 14 на 35 выходах 16 появляются единичныесигналы, которые, пройдя через элемент И 20, разрешает прохождение навыход блока 19 результата сравнениясчетчиков 17 и 18. При равенстве ко дов на входах блока 19 на его выходеформируется сигнал "Ошибки нет",который разрешает передачу информации через...

Номер патента: 1265859

Опубликовано: 23.10.1986

Автор: Самойлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...вторым управляющим выходом и выходом признаканеисправности устройства.а 5 50 55 Изобретение относится к вычислительной технике и автоматике и можетбыть использовано для контроля магнитных и полупроводниковых блоковоперативной памяти.Целью изобретения является повыщение достоверности контроля.На фиг.приведена схема устройства для контроля блоков оперативнойпамяти; на фиг, 2 - схема формирователя управляющих сигналов; на Фиг,Зсхема счетчика адреса; на Фиг, 4схема блока установки адреса; нафиг. 5 - схема первого коммутатора;на фиг, 6 - схема блока сброса; нафиг. 7 - схема блока выбора адресасинхронизации; на фиг. 8 - схема блока сравнения адресов и циклов; наФиг. 9 - схема блока формированияпризнака операции; на фиг. 10 -...

Номер патента: 1265860

Опубликовано: 23.10.1986

Авторы: Горшков, Малецкий, Минин, Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...Двоичное кодовое слово под воздействием сигнала с выхода 28 блока 14 передается через коммутатор 5 в регистр 2. При этом в контрольный разряд регистра 2 через элемент И 11 заносится признак четности, сформированный блоком 8, Кодовая комбинация с прямых выходов регистра 2 и код нуля с выхода триггера 6 записываются в накопитель 1 по соответствующему адресу. При считывании слова, записанного вторым способом,: по сигналу на входе 20 блок 14 Формирует сигнал на выходе 25, считанный код поступает в регистр 3, а в триг 1265860гер 7 - код нуля. Код слова и признак четности с прямых выходов регистра 3 поступают в блок 9, в котором код слова контролируется на четность и результат сравнивается с 5поступившим признаком четности.При...

Номер патента: 1267485

Опубликовано: 30.10.1986

Автор: Пастухов

МПК: G11C 29/00

Метки: записью, информации, кодирования, неполными, памяти, словами

...проверочнойматрицы влияет на ту часть структуры,куда не входят сумматоры 11 и 12,При этом для различных переменных гхарактерны три возможных схемных решения, Для примера проверочной матрицы (фиг, 2) переменные г г гпервой группы выходов 1 образуются сучастием соответствующих трех сумматоров 14 без использования управления переменной ц., так как для любыхЭбайтов Б (неполных слов) соответствующие части проверочной матрицыстрок П П, П, одинаковы (учетвлияния особенностей столбца х, представлен на фиг, 1 пунктирной линиейи будет рассмотрен ниже),Второе схемное решение относитсяк формированию второй группы выхо- .дов 2 (г , г, г , г,), где используется один общий сумматор 15 с участием или без управляющей переменнойц;. Здесь двоичный адрес...

Номер патента: 1270799

Опубликовано: 15.11.1986

Авторы: Безручко, Мироненко, Фаткулин, Цепляев

МПК: G11C 11/14, G11C 29/00

Метки: блоков, памяти

...информация,Кнопочным переключателем 15 запускается задающий генератор 16 и синхросигналы с дешифратора 21 поступают на счетчик 18, который производитперебор адресов ЗУ 27.Первоначально информация, содержащая сведения о дефектах контролируемого блока, из ЗУ 27 переписывается в регистр 26, откуда она пересылается в запоминающий блок 9. Еслитакая информация отсутствует, то вЗУ 27 заносится предварительно нуле-вая информация, которая затем через3 12707регистр 26 переписывается в заломи.;ающий блок 9, Эта перепись производ. тся следующим образом, 3 регистрс25 на выходе 5 ч устанавливается сиг нал, разрешающий работать элементамИ 29, 31. Сигналы с дешифратора 21поступают на счетчик 7, который перебирает адреса блока 9, а сигналы,проходящие...

Номер патента: 1272358

Опубликовано: 23.11.1986

Авторы: Бородин, Иванов, Столяров

МПК: G11C 29/00

Метки: варианты, запоминающее, самоконтролем

...26. Другой управляющий вход каждого из дешифратора (их всего6) подключается к соответствуюгцему выходу дешифратора 19. Информационные входы коммутатора подключаются к выходу блока 18. После задержки в коммутаторе 17 сигнал одноразрядной ошибки поступает в блок коррекции ошибок, который, может быть реализован на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ. Вследствие этого значение ошибочного разряда инвертируется. что и обеспечивает поступление на выходы 16 исправленного числа. Общая задержка до выдачи исправленного числа без учета времени считывания из накопителя 1 составляет около 140 нс при реализации на указанных элементах.В ряде случаев целесообразно выходы блока 18 через элемент ИЛИ подать на выход (например, в составе группы выходов 20), что...