G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 743039

Опубликовано: 25.06.1980

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: памяти

...10. Первый вход триггера 10 соединен с пятым выходом блока 1 и одним из входов счетчика 7, другие вход и выход счетчика 7 подключены соответственно к выходу блока 6 сравне ния и входам элемента 8 И, выход которого подключен ко второму входу триггера 10.Устройство работает в двух режимах проверки адресного тракта(проверка входных цепей, проверка выходных цепей адресного тракта). В обоих режимах выявляются неисправности, приводящие к постоянному выбору или ньвыбору адресного тракта по какому-либо входу (выходу).Рассмотрим работу устройства при проверке входных ,цепей адресного тракта.При пуске устройства происходит автоматическая установка в "ноль регистров 2,5 и 1 1 и счетчика 7 (на чертеже соответствующие цепи установки условно не...

Номер патента: 744734

Опубликовано: 30.06.1980

Авторы: Дорохова, Мамджян, Нисневич

МПК: G11C 29/00

Метки: оперативной, памяти

...требуемые амплитудные и временные распределения. Такими распределениями, например, для магнитных оперативных блоков памяти на ферритовых сердечниках и пластинах являются следующие распределения амплитуд на выходе линейного усилителя блока памяти: импульса "1" - Г"(Е), импульса помехи, предшествующего полезному сигналу (первый импульс "0") Го(Е); импульса помехи, следующего за г(олезным сигналом (второйимпульс "0") Г(Е), и следующие временные распределения фронтов импульсов на выходе амплитудного дискриминатора: передних и задних фронтов импульсов "1", соответственно Г (с) и Гз (с), заднего фронта первого импульса "0" - Гщ(с) и3 переднего фронта второго импульса О - Г .Рассмотрим более подробно получение указанных...

Номер патента: 744735

Опубликовано: 30.06.1980

Автор: Лябин

МПК: G11C 29/00

Метки: оперативной, памяти

...б. Первые входы элементов И 4 иФормирователей 9 соединены с выходомгенератора импульсов. Вторые входыэлементов И 4, 7 и 8, генератора би формирователей 9 подключенй ковходам устройства с четвертого подевятый. Третий вход схемы 1 соеди нейт с выходом одного из формирователей 9, авыход схемы 1 подключен к 40третьему входу генератора б.Работает устройство следующим образом, .ЭВМ 13 через интерфейс 12 устанавливает на счетчике 3 код начальногоадреса обращения к блоку 11, в самоминтерфейсе - код конечного адресаобращения к блоку 11, на входе элемента И 7 или элемента И 8 -" разрешающий уровень логической единицы, 5 рна входах программируемых одновибраторов 9 - коды задания задержки и ;цющтельности временного сигнала иразрешенная кода выборки...

Номер патента: 744736

Опубликовано: 30.06.1980

Авторы: Гартаницкий, Ломанов

МПК: G11C 29/00

Метки: оперативной, памяти

...проходят через элемент 26 И через элемент 30 ИЛИ .на разрешениеформирования импульсов стробированияблока управления ОП, через элемент6 И на установку в нулевое состояниерегистра 4 и на установку в единичное состояние триггера 24, выход которого подготавливает элемент 28 Идля прохождения на опрос блока сравнения 3. При поступлении импульсов сгенератора происходит считываниенулевых кодов из ячеек первой строкинакопителя й сравнение их с нулевымикодами регистра 4. При переполнениирегистра адреса координаты Х ОП импульсы с выхода элемента 26 И проходят через элемент 7 И на установкуединичного кода в регистре 4 и сравнение его с кодами, считывае.щя извторой строки накопителя.При последующем переполнении регистра адресакоординаты Х ОП...

Номер патента: 744737

Опубликовано: 30.06.1980

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: памяти

...1 записив регистр б контрольных разрядов и осуществление останова блоком 1 цепей коррекции.ф В проверочном режиме при наличии в.блоке 8 управления информации об ошибках в рабочем режиме осуществляется локализация неиСправности накопителя 7. Приэтом определяется местоположение ошибки:либо ошибка в накопйтеле 7, либо в цепикоррекции, с точностью до неисправного бло.ка цепи коррекции и номера разряда, в котором произошла ошибка.В проверочном режиме блок 8 управления формирует сигналы, запрещающие обра 2 е щение к .накопителю 7, разрешает работугенератора 9 кодов ошибки и одновременнооткрывает регистр 6 контрольных разрядовдля записи туда информации с шифратора 1 записи. Код ошибки с генератора 9кодов ошибки подается на входы дешифратора 4 и...

Номер патента: 744738

Опубликовано: 30.06.1980

Автор: Горшков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...блока 14 соединены с первцм входом блока 5. Входы коммутатора11 подключены соответственно к первомувыходу дешнфратора 13 и к выходу блока 5, 31а выходы - к другим входам блока 14,выходы которого соединены со входом де.шифратора 13 и одним иэ входов коммутатора 12, другой вход которого подключенко второму выходу дешифратора 13, а вы.ход - ко второму входу блока 5,Устройство работает следущим образом,В пазах между внешними обращениямиблок 10 управления производит контрольисправности ячеек памяти блока 5, Приобнаружении неисправности в какой-либоячейке блок 10 управления определяет кратность ошибки.Если кратность ошибки меньше или равна т, где гп определяют из неравенствап 1(1 + 1 орп)и (п - количество разрядов слова, записываемого в...

Номер патента: 744739

Опубликовано: 30.06.1980

Автор: Сорокин

МПК: G11C 29/00

Метки: магнитных, сердечников

...импульсов тока, выход которого подключен к обмотке 8 опроса контролируемогосердечника 9.Блок 1 содержит интегратор 10, блок1 сравнения, основной генератор 12 ступенчатого напряжения, логический блок 13,генератор 14 счетных импульсов.Основной генератор 12 состоит из первого счетного регистра 15 с цифровой индикацией, логических ключей 16 и 17 и преобразователя 18 код-напряжение,Преобразователь 3 код-ток состоит извторого счетного регистра 19 с цифровойиндикацией, логических ключей 20 и резисторной матрицы 21,Блок 1 содержит также стробирующийблок 22, переключатель 23, логический блок13, блоки 24 и 25 контроля, блок 26 управления и исполнительный блок 27.Вспомогательный генератор 4 ступенча того напряжения состоит из триггерногд...

Номер патента: 744740

Опубликовано: 30.06.1980

Авторы: Елисеев, Жаворонков, Ленкова

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...все разряды равны единице.При записи в накопитель 1 произвольнойинформации по какому-либо адресу выполняются следующие действия,В регистр адреса 9 помещается адресячейки памяти, в которой выполняется запись н первоначальное содержимое записываемого слова считывается в регистр 2, В регистр 5 с выхода блока 6 заносится новая записываемая информация. Селектор 4 по сигналу из блока 8 управления передает на один из входов блока 11. содержимое регистра 2. На другой вход блока 11 поступает содержимое регистра записи 5. Если в какой-либо паре -ых разрядов регистра 2 (старые данные) н регистра 5 (новые даиные) обнаружено несравнение, на выходе 1-го разряда блока 1 вырабатывается сигнал переключения 1-го разряда регистра 10.Каждый разряд...

Номер патента: 746525

Опубликовано: 05.07.1980

Авторы: Дрик, Жигалов, Стрелкова, Шац

МПК: G06F 11/277, G11C 29/00

Метки: магнитных, матричных, переключателей

...1, При атом в соответствующей выходной обмотке наводитсясигнал, амплитуда и полярность которогоопределяются кодом прошивки данногоферритового элемента. Ошибки в числевитков прошивающих обмоток выражаютсяв изменении амплитуды выходного сигнала, ошибки в направлении прошивки - визменении полярности. Эти параметрымогут контролироваться визуально с помощью осциллографа или схемой сравнения 5 самого устройства, в которой амп 25 флитуда выходного сигнала сравниваетсяс заданным уровнем напряжения.Сравнение двуполярных сигналов в сушествующих схемах производится при использовании двух источников питания длязадания уровней напряжения разной полярности, Это требует усложнения самой схемы сравнения, либо применения двух схемдля контроля...

Номер патента: 746741

Опубликовано: 05.07.1980

Авторы: Конопелько, Лосев

МПК: G11C 29/00

Метки: запоминающее

...Хемминга опрашиваемого столбца накопителя 1. Эти сигналы поступаютна вторые входы вторых элементов И 21и первые входы 23 второго блока 18, гдесравниваются с сигналами, поступающимис дополнительных выходных шин 22 нако 6 пителя 1,При этом возможны следующие четыреслучая;а) сумматор 16 выдает единичный сигнал,а на выходе второго блока 18 - нулевойд сигнал. Это говорит о том, что опрашивается дефектный элемент памяти матрицы 1,а информация, хранимая в дополнительныхэлементах памяти накопителя 1, не совпадает с синдромом, соответствующим опра20 Формула изобретения Зо 4 055 шиваемому разряду сформированным блокам 8. При этом сумматор 19 выдает единичный сигнал, открывающий дополнительные элементы И 24. Вторые элементы И 21 открыты единичным...

Номер патента: 746742

Опубликовано: 05.07.1980

Авторы: Обухович, Семавин

МПК: G11C 29/00

Метки: защиты, памяти

...перемешивание адресов. По идентификатору с приходом сигнала-запроса на считывание из регистров 3 производится считывание первого кода адреса, по которому эта программа была ранее записана. Этот код подается на генератор. С первого входа устройства в генератор подаются младшие разряды кода адреса. Старшие разряды кода адреса (на чертеже не показаны) определяют объем памяти (страница памяти, блок памяти и др,), в пределах которого необходимо производить перемешивание адресов. Имея объем памяти и начальный адрес, генератор по сигналу-запросу на считывание начинает перемешивание адресов. Перемешанная последовательность адресов считывания через элемент И 4, на один из входов которого подается сигнал-запрос на считывание,...

Номер патента: 746743

Опубликовано: 05.07.1980

Автор: Соколов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...при осуществленииблокировки входа для записи кода следующей операции, В накопителе 1 всоответствии с каждым из адресов, поступающим на его вход из формирователя 4адреса, формируются сигналы управления,сигналы коммутации фаз и сигналы контроля. Сигналы управления поступают свыходов накопителя 1 параллельно навсе соответствующие входы коммутаторов2" - 2 п, управляющий вход каждого изкоторых подключен к определенному выходу дешифратора 3, на входы которогоподаются сигналы коммутации с соответствующих выходов накопителя 1. Сигналы контроля (например, двоичный кодчисла единиц, записанных в выбираемомслове накопителя 1поступает на сумматор 8, который суммирует эти двоичные коды для всех микрокоманд - слов,выполняемой операции. В...

Номер патента: 746744

Опубликовано: 05.07.1980

Авторы: Акопов, Терзян, Чахоян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...1 через регистр1 одновременно поступает на адресные входы накопителей 2 и 5, При обращениипо неисправному адресу работа устройства происходит как обычно: выбранное изнакопителя 2 слово поступает через регистр 3 на выход 12.Возникновение одиночной ошибки присчитывании снова из накопителя 2 приво дит к появлению сигнала ф 1 ф одиночнойошибки на выходе 14 и корректирующих10 разрядов иа выходе 13 блока 4. Одновременно с этим по установленнойу врегистре 1 коду адреса происходит считывание информации иэ накопителя 5,которая поступает в блок 1 О. В это же15 время содержимое ячейки накопителя 6,адресуемого корректирующими разрядамис выхода 13 блока 4, заносится в счетчик7, При этом, если с выхода накопителя 5поступил нулевой сигнал, тб блок 1 0...

Номер патента: 746745

Опубликовано: 05.07.1980

Авторы: Городний, Журба, Корнейчук, Сосновчик, Юрчишин

МПК: G11C 29/00

Метки: запоминающее

...информация, поступившая с входного регистра1, кодируется и соответствии с кодамиинве 5 тирования, поступающими с блока11; и збйисыиается-в соответствующиеразряды блока 4. При считывании информации по адресу, который задается с ши 3 7467454дешифратор, второй блок кодировайвя,второй дополнительный олок памяти втретий блок копирования, одвн вэ вхо довкоторого соедвнен с выходом входного регистра и одним иэ входов второгоблока кодврования, другой вход второгоблока"кодирования подключен к первомувыходу второго дополнительного блокапамяти, первый вход которого соединенс вЬкодом третьего блока кодирования,другой вход третьего блока кодированиясЗНИйей"с "вйходом первого дополнительного блока памятв, выход адресного бло"Ка" подключен ко...

Номер патента: 748514

Опубликовано: 15.07.1980

Авторы: Андреев, Васин, Егоров, Иванов, Пресняков, Шурчков

МПК: G11C 29/00

Метки: памяти, постоянной

...блока эталонной памяти 1 подключен к одному из нходон блока управления 2, другой вход которого соединен .со входом устройства, а первыЭ выход - со счетным входом первого счетчика 4. Счетный вход второго счетчика 3 подключен ко второму выходу блока управления 2, третийвыход которого соединен с одним из входов коммутатора 5.Одни из выходов счетчика 4 подключены к разрядным входам счетчика 3, другие выходы счетчика 4 и выход счетчика 3 соединены соответст венно со входом блока 1 и другими входами коммутатора 5, выход которого является выходом устройства.Устройство работает следующим образом. 20По командам с блока управления 2 начальный адрес счетчика 3 устанавливается в соответствии с состоянием и младших разрядов счетчика 4 и входы...

Номер патента: 748515

Опубликовано: 15.07.1980

Автор: Горшков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...разряды, тола 9 и первый выход регистра чис" ., блок контроля 14 и счетчик разрядовла 10 "подклйчены к одним из входов17 выдают на коммутатор сигналы поэлементов ИЛИ 13, йййод котойЬГЪод-которым из регистра 9 в младшие раэключен к входу накопителя 1. Вторые ряды регистра 12 передаются разряды,вход и выход регистра числа 10 со-5 О числа, соответствующие отказавшим разединены соответственно с выходом ": " рядам ячейки. Затем с блока контроблока местного управления 19 И пер-ля 14 в счетчик разрядов 17 записывым входом блока контроля 14, второйвается код, соответствующий количествход которого подключен к выходу ву отказавших разрядов ячейки. Изтретьего регистра числа 11. Другой блока управления 18 в блок местноговход четвертого регистра...

Номер патента: 749887

Опубликовано: 23.07.1980

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...памяти. Если хотя бы передает на свои выход сигналы адресашачодин сбой имел место, что зафиксировано 5 с выхода гене 2. Б 43в локе управления, осуществляется пюре" тактового импульса от генератора 1 формы.ч чход на диагностическии этап, которыи начн- рует цикл временной развертки, под действиемнается с опроса накопителя 11 для выявле- которой блок 5 передает тестовое воздействиения адреса первой "сбойной" ячейки. Для этого на входы испытуемого блока памяти, Затемблок 3 управления последовательно изменяет . 1 р под действием второго тактового импульса ссостояние счетчика 10, с выхода которого генератора 1 блок 3 управления переключаетсигналы передаются адресным мультиплексоромадресный мультиплексор 9 на передачу сигналов9 на...

Номер патента: 750570

Опубликовано: 23.07.1980

Авторы: Чирков, Шевченко

МПК: G11C 29/00

Метки: оперативной, памяти

...вырабатывает последовательность управляющих сигналов вида теста, определяемого блоком 2 управления, которые в адресном блоке 3 преобразуются в сигналы записи-чтения и по определенным адресам подаются на блок 4 подключения матриц. При обнаружении элемента памяти с параметрами считанного сигнала, не соответствующими установленным требованиям, из блока 5 обнаружения неисправностей выдается сигнал в блок 2 управления для останова работы адресного блока 3. Адрес бракованного элемента проверяемой матрицы подается в блок 6 местного управления,. в который подается из блока 2 управления информация о номере проверяющего теста и из блока 5 обнаружения неисправностей - информация о характере брака. При наличии брака на один вход первого элемента И...

Номер патента: 752487

Опубликовано: 30.07.1980

Авторы: Беляев, Исаенко, Калиничев, Тафель

МПК: G11C 19/00, G11C 29/00

Метки: регистра, сдвига

...задержки под, выход которого связан с первымключен к одному из входов элемента входом элемента б сравнения, Для усИ, другой вход которого соединен с транения сбоев в момент переключениявыходом элемента сравнения, выход 25 элементов контролируемого регистраэлемента И соединен с шиной управ- сдвига и первого сумматора 1 резульления, один из входов элемента срав- тат сравнения стробируется на элеменнения соединен с перв ым выходом пер- те 7 И тактовым импульсом , задержанвого сумматора по модулю два, вто- ным на первом элементе 3 задержки наро элей элемент задержки и шину записи, время, необходимое для переключениявведен счетный триггер, выход кото- ЗО элементов регистра и срабатывания п рерого соединен с другим входом элемен- вого...

Номер патента: 752497

Опубликовано: 30.07.1980

Авторы: Беляков, Журавлев

МПК: G11C 29/00

Метки: памяти

...с выхода схемы 4 сравнения свидетельствует о том, что данный вариант коммутации эталонного слова, записываемого в накопитель 1 до дефектного слова, а, следовательно и данный код коммутации, не обеспечивает согласования дефектов с информацией по этому адресу. 5 10 15 20 25 30 35 40 45 50 дов. 55 60 режим согласования. По сигналу бЛока 5 управления блок 8 Формирования адресов, начиная с адреса неисправного слова, обеспечивает перебор адресов. 65 По сигналу несовпадения, поступающему на первый управляющий вход первого накопителя б, в нем фиксируются неприемлемые коды коммутации путем занесения единичной информации по адресам, определяемым этими кодами, при этом анализируемый текущий код коммутации поступает с выхода генератора 10...

Номер патента: 752498

Опубликовано: 30.07.1980

Авторы: Бобов, Обухович, Семавин

МПК: G11C 29/00

Метки: блоков, защиты, памяти

...ячейке памяти разрешендопуск, то на вход этого элемента5 И подается разрешающий сигнал с соответствующего триггера 4. Элемент5 И срабатывает и через элемент 8 ИЛИоткрывает элемент 7 И, а также запускает датчик б времени. Датчик б времени формирует временной интервал, втечение которого разрешается допуск кзапрашиваемой ячейке памятиЭтотсигнал через открытый элемент 7 И поступает в блок 1 регистрации, выдающий сигнал разрешения допуска в течение сформированного интервала времени.В случае, если в процессе выполнения программы вышли из строя одна илинесколько ячеек из защищаемой областипамяти, то по входной шине 11 на дополнительный дешифратор 10 поступаютадреса неисправных ячеек, Дешифратор10 вырабатывает соответствующий сигнал,...

Номер патента: 752499

Опубликовано: 30.07.1980

Автор: Шевченко

МПК: G11C 29/00

Метки: памяти

...Формирователя 1 ишестому выходу блока 3, а выход соединен с одним из входов элемента 7 И,другой вход которого соединен с выходом элемента б НЕ и третьим входомФормирователя 12, Выходы элементов 7и 5 И подключены к другим входамкоьвутатора 8,Устройство работает следующим образом,Перед контролем динамического оперативного запоминающего устройства в Формирователе 1 производится установка периода следования тактов регенерации 1ТР40 45 50 55 60 Разрешающий сигнал с выхода элемента б НЕ поступает на блок 12 формирования сигналов записи и чтения и этот блок выдает на выход устройства сигнал чтения, по которому в выбранной строке или столбце проверяемой памяти регенерируется содержимое запоминающих ячеек, После окончания такта регенерации...

Номер патента: 752500

Опубликовано: 30.07.1980

Авторы: Гарбузов, Огнев, Сарычев, Шамаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...2 контрольных разрядов Хэмминга, входным формирователям. 7 четности, накопителю 1, а также выходов формирователей 2 и 7 к входам накопителя 1 и выходов накопителя 1 к входам формирователей 4 проверочного слова и выходных формирователей8 четности. Здесь обозначены разряды чисел БП 1 БП 8, хранящихся в соотвев 0фствуюших .блоках накопителя 1, дополнительный контрольный разряд Хэмминга СО, контрольные разряды Хэмминга С 4 -С 6, контрольные разряды С 1СЗ,образуемые входными формирователями 7четности, информационные разряды 125 (столбцы Н-матрицы), дополнительный разряд проверочного слова 80и разряды проверочного слова б 4 ЭЗ,образуемые формирователями 4, разряды проверочного слова 5153, образуемые выходными фор мирователя ми 8...

Номер патента: 752501

Опубликовано: 30.07.1980

Авторы: Каткова, Мхатришвили, Фокин

МПК: G11C 29/00

Метки: блоке, информации, коррекции, памяти, постоянной

...такжекоммутатор 7, дополнительный элемент 8ИЛИ и элементы 9 ИЛИ,нами и выходами первого блока 1 памяти, а выходы - соответственно со входами элементов 9 ИЛИ, выходы которыхподключены к выходам устройства, Комму 7 атор 7 содержит (фиг, 2) дешифратор12 и элементы 13 И-ИЛИ-НЕ. Здесь изображен также выходной регистр 14 блока 3 памяти.Вход дешифратора 12 является входом коммутатора 7 и подключен к адресным шинам второй группы, а выходы дешифратора соединены соответственно содними из входов каждого элемента 13И-ИЛИ-НЕ, к другим входам которых подключены выходы выходного регистра 14блока 3 памяти.Устройство работает слецующим образом,Работа устройства рассматривается напримере коррекции информации блока постоянной памяти объемом 2...

Номер патента: 752502

Опубликовано: 30.07.1980

Автор: Поваляев

МПК: G11C 29/00

Метки: оперативной, памяти

...быть использованыаля кодирования столбцов субматрипы, Для. образования. 8 кодовых комбинапий, содержащих каждая четное число единип, неоохоаимо 5 контрольных разрядов. Гакимобразом, субматрипа на байт содержит 6строк, причем общее число единип в каждом столбпе матрипы нечетное. Построивсубматрипу на один байт, достраиваем матрипу для остальных байтов путем перестановок строк этой субматрипы. Субматрицуна байт можно построить и другим способом.Для образования 8 кодовых комбинапий,содержащих каждая нечетное число еаинип,необходимо 4 контрольных разряда. Длякодирования каждого столбца нечетнымчислом единип необхоаимо аве строки субматрицы заполнить паритетной последовательностью этого байта, Симметричнаяматрипа аля кода ( 72, 64) на фиг....

Номер патента: 752503

Опубликовано: 30.07.1980

Авторы: Епихин, Сарычев

МПК: G11C 29/00

Метки: двухпроводных, запоминающих, матриц

...перной характеристикой, например диоды Д 7 и Д 8 и дифференцирующий элемент, например конденсатор С.Выходы блока 8 управления подключенысоответственно ко входам блоков выборки запоминающих элементов и входу дифференциального усилителя 9 считывания, выход которого соединен со входом блока 8 Блок управления вырабатывает сигналы,возбуждающие формирователи 6 полутоковвыборки, подключенные через диодныйматричный переключатель 7 к обмоткам1 и 2, осуществляющие сначала запись,а затем чтение "1", например в сердечнике 3, При записи информации возбуждаются формирователи 6 полутоков и открываются разделительные элементы Д 1 и Д 3.На сердечнике 3 действует сумма полутоковпо двум координатам; и онперемагничивается в состояние ф 1 ф, При этом на...

Номер патента: 763973

Опубликовано: 15.09.1980

Авторы: Мацуев, Мержвинский, Сосницкий

МПК: G11C 29/00, G11C 7/00

Метки: автономным, буферное, запоминающее, контролем

...с входами устоойства,Устройство работает следующим образом. В исходном состоянии реверсивный счетчик 4 и регистры сдвига1 установлены в нулевое положение, а коммутатор 6 обеспечивает сижрониэацию тактов управления регистрами 1 от сигналов устройства счи тывания информации (не показано). С выходов регистров савига 1 через коммутатор 3 считывается код Пус- ф 5 10 15 20 25 30 35 4Информация от устройства считывания, начиная с граничного коаа, поразрядно записывается в регистры сдвига 1, первый разряд - в первый регистр, второй разряд - во второй регистр и т.д. В момент появления второго граничного кода, который свидетельствует о конце первого сообщения, при условии правильности записанной в регистры эа это время информации, на вход...

Номер патента: 763974

Опубликовано: 15.09.1980

Автор: Бессмертный

МПК: G11C 29/00

Метки: блоков, памяти

...выход которого35поцключен к входу блока управления 2 и выхопу устройства.Устройство работает следующим образом.В ИСХОДом СОСТОЯНИИ ВО ВХОДНОМ40регистре 7 подготовлена информацияцля записи в блоки 8 и 9 памяти. Прорамма работы регистра 7 в режиме "бегущая единица" или фбегущий ноль", зацается блоком управления 2, Блоком452 зацается программа и цля регистра12 сравнения. Информация с входого Регистра 7 поступает параллельно навходы блоков .8 и 9, но записываетсятолько в блок, на который поступает сигнал обращения от блока управления 2,50 Генератор 1 тактовых импульсов вырабатывает импульсы, которые поступаютв блок управления 2 и преобразуются вимпульсы частоты смены ацреса, которыепоступаот на регистры 3 и 4 адреса, в импульсы обращения к...

Номер патента: 763975

Опубликовано: 15.09.1980

Авторы: Городний, Корнейчук, Сергеев, Ткаченко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...четности. Значения четности цля каждой из групп разрядов записываются через элементы ИЛИ 11 в соответствующие разряды 19 регистра слова 12. Одновременно значения-х разрядов каждой группы поступают на соответствующий-й сумматор 14. Значение бита четности цля каждой 1 -й ветви подается через элементы ИЛИ 11 в-й разряд 20 веточной четности. По сигналу с блока управления 5 осуществляется запись закодированного слова (коцового слова) через блок 10 в ячейку накопителя 1, номер которой задан кодом ацреса на выходе блока 3.При считывании информации образование всех контрольных разрядов групповой четности и неточной четности происходит так же,как и при записи, только блок управления 5 блокирует запись этих разрядов с сумматоров 13 и 14...

Номер патента: 763976

Опубликовано: 15.09.1980

Авторы: Дымченко, Петраш, Трушков

МПК: G11C 29/00

Метки: магнитных, разбраковки, элементов

...фильтра 4, компаратора 5, механизмов поцачи измерительных игл 6,7, привода 8, (В последующем описании датчик наличия магнитных элементов 1 бупет называться просто датчик 1).Датчик 1 установлен около магазина- накопителя 9 (фиг.2) выше измерительных игл 10,11. Поп концом лотка 12 вибробункера 13 расположен механизм активной ориентации, состоящий из двух валков 14, расположенных с зазором и уклоном в сторону магазина-накопителя 9. Валки 14 соецинены между собой зубчатой передачей 15 и соединены ременной передачей 16 с электропвигателем 17, Валкй 14 имеют проточки 18, между которыми расположен вход магазина-накопителя 9, Нац валками 14 установлен виброотсекатель, состоящий из жестко закрепленной опним концом упругой пластинки 19 с якорем...