G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1837363

Опубликовано: 30.08.1993

Авторы: Урбанович, Шукевич

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...установить, что слово было инверировано в режиме записи (код адреса этого лова постоянно находится на выходах второй группы переключателя 7), Затем вырабатывается сигнал Тотовность".Согласующие кодовые слова записаны в постоянный накопитель 10 в виде проверочной матрицы, соответствующей линейному коду (Хэмминга, например). Все строки матрицы являются кодовыми словами линейного кода, а номера всех кодовых слов различны,Если на выходе блока 27 вырабатывается сигнал "Ошибка", он поступает на вход 26 блока управления; блок 22 формирует сигнал по выходу 33, разрешающий запись информации из блока 27, в регистр 29, сигнал по выходу 34, разрешающий чтение кодового слова из накопителя 10 по адресу, вырабатываемому счетчиком 17 при поступлении...

Номер патента: 1837364

Опубликовано: 30.08.1993

Авторы: Корнышев, Чечин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...искаженныйразряд полуслова А. Если имеется только20 один отказавший разряд, то на выходе элемента неравнозначности 15 код "1". Этоткод поступает на вход 38 блока управления22, На выходе элемента ИЛИ 59 код "1",поэтому на выходе 36 в этом случае форми 25 руется единичный управляющий сигнал, покоторому через второй коммутатор 21 наинформационный выход 3 устройства выдается исправленная информация.Одновременно производится запись30 прямого кода полуслова А через коммутатор5 в первый накопитель 8 по сигналу 30 блокауправления 22. Аналогично производитсяисправление ошибки в полуслове В или вдвух полусловах А и В одновременно. Еди 35 ничный сигнал с выхода элемента И 53 подается на элемент И 46 и формирует код "1"на выходе 34 блока...

Номер патента: 2001452

Опубликовано: 15.10.1993

Авторы: Жуков, Светличная

МПК: G11C 29/00

Метки: блоков, памяти

...поступают соответст 5 10 15 20 25 30 35 40 45 50 55 венно на инФормационные входы 34 и вход разрешения записи 35 блока 9Сдвиговые входы регистра 37 управляющего слова блока 1 управления (фиг 2), счетчика 38 кадров, счетчика 39 малого цикла и счетчика 40 регенерации объединены и подключены к информационному входу 10 блока 1 управления, Первый вход из группы вторых 11-2 управляющих входов блока 1 управления подключен к первым синхровходам регистра 37 управляющего слова, счетчика 38 кадров, счетчика 39 малого цикла и счетчика 40 регенерации, а вторые входы из группы вторых управляющих входов 11-2 блока управления соединены со входами разрешения сдвига соответственно регистра 37 управляющего слова, счетчика 38 кадров, счетчика 39 малого...

Номер патента: 2001453

Опубликовано: 15.10.1993

Авторы: Иванов, Тришков, Шишкин

МПК: G11C 29/00

Метки: двойных, коррекции, обнаружения, ошибок, тройных

...средства, минимизирующие влияние постоянной памяти на ранг(кратность) ошибки или осуществляющие автоматическое прерывание функционирования;благодаря исключению постоянной памяти из устройства и введению упреждающего формирователя флагов ошибок, дешифратора синдромов двойной ошибки и селектора коррекции существенно упрощается алгоритм его функционирования: декодирование синдрома двойной ошибки и ее исправление осуществляется автоматически и одномоментно. без "расщепления" его на две составляющие - синдромы одиночных ошибок и поочередности их коррекции, и беэ дополнительных обращений к ОЗУ;улучшается функциональная органиэация устройства и повышается его быстродействие благодаря введению упрежда ощего формирователя флагов ошибок, так как...

Номер патента: 2002318

Опубликовано: 30.10.1993

Авторы: Жуков, Светличная

МПК: G11C 29/00

Метки: блоков, памяти

...входов блока формирования тестов, четвертая группа выходов блока памяти алгоритмов дополнительно соединена с четвертой группой информационных входов блока формирования тестов, третья группа выходов блока формирования адреса соединена с пятой группой информационных входов блока формирования тестов, а его четвертый выход соединен с вторым управляющим входам блока памяти алгоритмов 35 40 45 50 тестирования, вторая группа выходов блока формирования тестов соединена с первыми входами блока эталонной памяти, выходы которого через формирователь эталонного числа соединены с инФормационными вхаформирования тестов, блока управления, и дами регистра эталонного числа, выходы коблока памяти образуют четвертую группу информационных выходов...

Номер патента: 1417678

Опубликовано: 30.03.1994

Авторы: Степанов, Суколенов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ , содеpжащее накопитель, блок контpоля адpеса по четности, блок контpоля данных по четности, пеpвый и втоpой элементы НЕРАВНОЗНАЧНОСТЬ и с пеpвого по тpетий блоки согласования сигналов, пpичем адpесные входы накопителя соединены с выходами пеpвого блока согласования сигналов, входы котоpого и входы блока контpоля адpеса по четности объединены и являются адpесными входами устpойства, инфоpмационные входы накопителя подключены к выходам втоpого блока согласования сигналов, входы котоpого и входы блока контpоля данных по четности объединены и являются инфоpмационной шиной устpойства, выходы блока контpоля адpеса по четности и блока контpоля данных по четности соединены с входами пеpвого элемента...

Номер патента: 1403860

Опубликовано: 30.04.1994

Авторы: Мовчан, Плотников

МПК: G06F 12/16, G11C 29/00

Метки: защиты, информацию, отключении, памяти, питания, сохраняющей

УСТРОЙСТВО ЗАЩИТЫ ПАМЯТИ, НЕ СОХРАНЯЮЩЕЙ ИНФОРМАЦИЮ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее два диода, резервный источник питания, причем анод первого диода подключен к входу питания устройства, катод первого диода соединен с катодом второго диода и с выходом питания устройства, катод резервного источника питания подключен к выводу общей шины устройства, отличающееся тем, что, с целью уменьшения энергопотребления от резервного источника питания за счет подключения его к запоминающему устройству только на время хранения зарегистрированной информации, в него введены триггер и ключ, причем управляющий вход ключа подключен к выходу триггера, вход установки которого подключен к входу питания устройства, вход сброса триггера является входом сброса...

Номер патента: 1385875

Опубликовано: 30.10.1994

Авторы: Попов, Татарникова

МПК: G11C 29/00

Метки: данных, оперативной, отключении, памятью, питания, сохранением

УСТРОЙСТВО УПРАВЛЕНИЯ ОПЕРАТИВНОЙ ПАМЯТЬЮ С СОХРАНЕНИЕМ ДАННЫХ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее первый и второй ограничительные элементы на диодах, аноды которых являются входами соответственно основного и резервного питания устройства, нагрузочный элемент на резисторе, первый вход которого подключен к катодам диодов первого и второго разделительных элементов, к входу переключателя и к первому входу порогового элемента, второй вход которого подключен к аноду диода первого разделительного элемента, выход порогового элемента подключен к первому входу первого элемента ИЛИ - НЕ, второй вход которого подключен к выходу второго элемента ИЛИ - НЕ, первый вход которого является входом запроса памяти устройства, выход первого элемента ИЛИ - НЕ...

Номер патента: 1540565

Опубликовано: 27.06.1996

Авторы: Житарев, Канушкин

МПК: G11C 29/00

Метки: памяти, резервированная, ячейка

Резервированная ячейка памяти, содержащая три разряда, каждый из которых состоит из мажоритарного элемента, триггера, первого элемента НЕ, элемента ИНЕ, первый вход которого соединен с выходом мажоритарного элемента, а второй вход с выходом первого элемента НЕ, вход которого является входом сброса соответствующего разряда ячейки, соответствующим входом установки которой является вход установки триггера, выход которого соединен с первым входом мажоритарного элемента, первый вход мажоритарного элемента первого разряда соединен с третьими входами мажоритарных элементов второго и третьего разрядов, второй вход мажоритарного элемента первого разряда соединен с вторым и первым входами мажоритарных элементов второго и третьего разрядов...

Номер патента: 1607625

Опубликовано: 27.12.1996

Авторы: Житарев, Канушкин

МПК: G11C 29/00

Метки: памяти, резервированная, ячейка

Резервированная ячейка памяти по авт. св. N 1540565, отличающаяся тем, что, с целью повышения стойкости ячейки к ионизирующим излучениям, она содержит в каждом разряде третий, четвертый и пятый элементы НЕ, третий и четвертый элементы И, второй и третий элементы задержки, второй элемент ИЛИ, первый вход которого является входом установки соответствующего разряда ячейки, а выход соединен с входом установки триггера, вход сброса которого соединен с входом второго элемента задержки, выход которого соединен с входом пятого инвертора, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и входом третьего элемента задержки, выход которого соединен с третьим входом второго...

Номер патента: 1345913

Опубликовано: 20.07.2004

Авторы: Дегтярева, Елышко, Шевченко

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

Устройство для контроля блоков оперативной памяти, содержащее блок управления, выходы выбора кристалла, записи, результата контроля и входы сброса и пуска которого являются одноименными выходами и входами устройства, а выход синхронизации и вход признака окончания цикла соединены соответственно со счетным входом и выходом переполнения счетчика адресов, вход сброса которого подключен к одноименному входу устройства, а выходы являются адресными выходами устройства, блок сравнения, входы первой группы которого являются информационными входами устройства, а выход подключен к входу признака несравнения блока управления, отличающееся тем, что, с целью повышения достоверности контроля, в...

Номер патента: 1276148

Опубликовано: 27.07.2005

Автор: Сундарев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

1. Устройство для контроля блоков постоянной памяти, содержащее сумматор, блок управления, первый блок сравнения и регистр контрольного числа, выходы которого соединены с одними из входов первого блока сравнения, другие входы которого подключены к выходам сумматора, отличающееся тем, что, с целью повышения точности контроля, в него введены кольцевой регистр сдвига, регистр константы сдвига, второй блок сравнения, счетчик сдвигов, элемент И и регистр индикации, вход которого соединен с выходом первого блока сравнения, причем выходы регистра константы сдвига подключены к одним из входов второго блока сравнения, другие входы которого соединены с выходами счетчика сдвигов и одними из входов...

Номер патента: 1537039

Опубликовано: 27.07.2005

Авторы: Бареев, Сундарев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

Устройство для контроля блоков постоянной памяти, содержащее блок управления, элемент И, сумматор, первый и второй блоки сравнения, кольцевой регистр сдвига, первый счетчик импульсов сдвига, первый регистр константы сдвига, причем первый информационный вход первого блока сравнения является информационным контрольным входом устройства, управляющий вход блока сравнения соединен с входом блокировки блока управления, второй информационный вход первого блока сравнения соединен с выходом сумматора, счетный вход которого соединен с первым входом элемента И и третьим выходом блока управления, установочный вход сумматора соединен с пятым выходом блока управления и установочным входом первого...

Номер патента: 1572301

Опубликовано: 20.11.2005

Авторы: Клепиков, Шастин

МПК: G11C 29/00

Метки: запоминающее, многоканальное, резервированное

Многоканальное резервированное запоминающее устройство, содержащее дешифратор и информационные каналы, каждый из которых состоит из двух блоков памяти, первого сумматора, блока сравнения, коммутатора, выходы которого являются выходами соответствующего канала устройства, входы первой группы коммутатора соединены с соответствующими выходами первого сумматора, входы первой группы которого соединены с соответствующими выходами второго блока памяти, вход питания первого блока памяти является входом питания соответствующего канала устройства, а выходы соединены с соответствующими входами второй группы коммутатора и с соответствующими входами второй группы первого сумматора предыдущего канала,...

Номер патента: 1365970

Опубликовано: 20.12.2005

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, многоканальное, резервированное

Многоканальное резервированное запоминающее устройство, содержащее в каждом канале первый и второй блоки памяти, сумматор, блок сравнения, коммутатор, причем выходы коммутаторов являются информационными выходами устройства, контрольными выходами которого являются выходы дешифратора, входы которого подключены к выходам блоков сравнения, первый вход блока сравнения каждого канала соединен с выходом сумматора, первый вход которого соединен с выходом второго блока памяти, первый вход коммутатора каждого канала соединен с выходом первого блока памяти, отличающееся тем, что, с целью упрощения устройства, выход первого блока памяти каждого канала соединен с вторыми входами блока сравнения...

Номер патента: 1415957

Опубликовано: 20.12.2005

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

Резервированное запоминающее устройство, содержащее основные блоки памяти данных, резервный блок памяти данных, блок памяти контрольной информации, группы элементов И, две группы сумматоров по модулю два, дешифратор и коммутаторы, выходы которых являются информационными выходами устройства, выходы основных блоков памяти данных подключены к одним из информационных входов коммутаторов и первым входам соответствующих элементов И группы, выходы которых соединены с первыми входами сумматоров по модулю два первой группы, вторые входы которых соединены с выходами резервного блока памяти данных, выходы сумматоров по модулю два первой группы соединены с другими информационными входами...