G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 881876

Опубликовано: 15.11.1981

Авторы: Горшков, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...схема предложенного устройства,Устройство содержит накопитель 1,соединенный с входным информационным2, выходным информационным 3 и адресным 4 регистрами, элементы ИЛИ 5,первый 6 и второй 7 блоки свертокпо модулю два, сумматор 8, счетчик9, контрольный регистр 1 О и вычитатель 11. Первые входы элементов ИЛИ 5 1 О 5 20 25 ЭО Э 5 40 5 подключены к выходу регистра 3, вторые входы - ко входу регистра 2, а выходы - ко входу второго блока сверток по модулю два 7. Вход первого блока сверток по модулю два 6 сое-., динен со входом адресного регистра 4, а выходы первого 6 и второго 7 блоков сверток по модулю два подключены ко входам сумматора 8. Вход счетчика 9 соединен с выходом сумматора 8, первый выход подключен к одному из входов...

Номер патента: 881877

Опубликовано: 15.11.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...характер ошибок при возникновении отказов, то для всех слов, хранящихся в модуле постоянного накопителя 3, а их 2Ь достаточно иметь всего В 1 различных комбинаций (В 1 =1+ 1 оц, В, где 1 оз 8- целая часть числа), если закодировать все 2 Ь комбинации следующим образом; одна кодовая комбинация - 0000 для всех комбинаций, содержащих всего одну единицу в коде иэ В разрядов - одна кодовая ком- бинация для всех комбинаций,содержащих две единицы в коде из В разрядоводна кодовая комбинация - 1100 и т,д.одна кодовая комбинация - 111Т,е. для кода иэ В разрядов необходимо всего (2 а +1) комбинация для того, чтобы после отказа можно было бы обнаружить ошибку, кратностью до В разрядов в пределах одной панели памяти. Следовательно, разрядность...

Номер патента: 883975

Опубликовано: 23.11.1981

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 разрядов остаются в "0" состоянии. При наличиии отказавших разрядов в соответствующие им разряды регистра 20 записывается "1", в счетчик 17 - количество отказавших разрядов, а в маркерный разряд резервной ячейки накопителя - "1". Далее осуществляется запись массива числа. Число поступает в регистр 9, и содер; жимое регистра 4 адреса через элементы ИЛИ 3 подаегся на вход накопителя 1. Обратный код из регистра 9 через элементы ИЛИ 13 записывается в ячейку накопителя 1, затем содержимое ячейки считывается на регистр 11 и осуществляется...

Номер патента: 883976

Опубликовано: 23.11.1981

Автор: Палецкий

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...управления осуществляетуправление работой адресного регистра 1 и дешифратора 3, сигналом с выхода которого осуществляется адресация запрашиваемой ячейки накопителя 5,Содержимое ячейки накопителя посигналу с блока 12 управления черезрегистр 7 слова поступает на блок 8обнаружения и анализа неисправностейнакопителя, Затем с выхода регистраслова через блок 10 кодирования-декодирования, элемент ИЛИ 11 считанноесодержимое ячейки накопителя 5 перезаписывается в ту же ячейку накопителя и вновь считывается через регистр 7 слова на блок 8 обнаруженияи анализа неисправностей накопителя.В блоке 8 определяется в каких разрядах запрашиваемой ячейки накопителяимеет место отказ, определяется видотказа.Полученная информация первдаетсяна вход блока 9...

Номер патента: 886058

Опубликовано: 30.11.1981

Авторы: Алешко, Горячев, Цапулин

МПК: G11C 29/00

Метки: блоков, многоканальных, памяти

...Входы генератора 2псевдослучайных сигналов соединены свыходами регистров 3 группы,. входыкоторых соединены с выходами исполни,тельного блока 4. Выходы генератора 2псевдослучайных сигналов подключены кдругим входам схемы 1 сравнения и являются выходами устройства. Генератор 2 псевдослучайных сигналов выполнен на регистрах максимальной последовательности;Устройство работает следующим образом.Перед началом режима записи в гене-ратор 2 псевдослучайных сигналов заносится начальная комбинация информа"ции записи и одновременно она запоминается в регистрах 3 группы. Генератор 2 псевдослучайных сигналов повто- зоряет генерируемую информацию черезчисло циклов, определяемое внутренними обратными связями, а при условииодинаковой начальной комбинации...

Номер патента: 886059

Опубликовано: 30.11.1981

Авторы: Бабаев, Бакакин, Ермаков, Исаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...сигналов, с ЗОвыходом накопители 4 и седьмым входомблока 3 управления. Выход распределителя 8 сигналов подключен ко второмувхоцу схемы 9 сравнения. Одни из входов генераторов токовых импульсов 3% группы 5 соединены со вторым выходомпервого блока 6 местного управлении,цругие входы - со вторым выхоцом формирователя 2 адресных сигналов, а выхоцыс одними из вхоцов индуктивных цатчиков 40 группы 10, другие входы которой под-ключены к выходу второго блока 11 местного управления, Первый и второй входывторого блока 11 местного управлениисоединены соответственно с третьим вы ходом формирователя 2 адресных сигналов и с восьмым выходом блока 3 управления. Выходы индуктивных датчиковгруппы 10 подключены ко входам формирователя 12...

Номер патента: 888211

Опубликовано: 07.12.1981

Авторы: Корбашов, Руд

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...которое будет тем выше, чем, меньше причем выход второй схемы сравнения разница между областями устойчивой подключен к входу блока местного уп работы при ошибках различной кратности. равления, первый вход - к выходу ре- формула изобретения гистра заданной кратности ошибок,Устройство для контроля блоков второй вход - к выходу блока опреде-оперативной памяти, содержащее заления кратности ошибок, вход которо- дающий генератор импульсов, регистр го соединен с выходом первой схемы , а адреса, блок задания режимов, первую сравнения. схему сравнения и блок местного упНа чертеже изображена структурнаяравления, причем вход задающего гесхема устройства для контроля блоковнератора импульсов подключен к выходу оперативной памяти. блока местного...

Номер патента: 888212

Опубликовано: 07.12.1981

Авторы: Август, Онищенко

МПК: G11C 29/00

Метки: запоминающих, матриц

...соединен со вторым входом элемента И 12. Выход элемента НЕ 14 подключен к третьим входам второгои третьего 2 элементов И. Первый и второй входы элемента И 10 и входы первого 13 и второго 14 элементов НЕ являются соответственно первым, вторым, третьим и четвертым входами,. а выходы второго 11 и третьего 12 элементов И, - соответственно первым и вторым выходами блока логического анализа 7.Входы и выходы устройства подключаются соответственно к выходам и ко.888212 ется в более высокой по сравнению спрототипом точностью контроля, достигаемой за счет введения автоматической коррекции усилительного тракта. формула изобретения 4 1. Устройство для контроля запоминающих матриц, содержащее адресный блок, генераторы сигналов, блок местного...

Номер патента: 888213

Опубликовано: 07.12.1981

Авторы: Вербицкий, Зеленина

МПК: G11C 29/00

Метки: блоке, исправления, обнаружения, ошибок, памяти

...в том, что приобнаружении аппаратными средствамиконтроля (например, по числовомумодулю) искажения в считываемом двоичном кодовом слове считываются изгруппы ячеек блока памяти 1, в которых размещен первый блок данных, ипорязрядно суммируются по модулюдва все слова этого блока данных,включая контрольное слово, но заисключением восстанавливаемого слова.При этом каждый разряд контрольногослова представляет собой г,оразрядную сумму по модулю два всех слов,входящих в этот блок данных. Формирование контрольных слов производится заранее аппаратным способом в. процессе функционирования блока памяти (например, для постоянного ЗУконтрольные слова заранее заносятсяв соответствующие ячейки накопителя). Оставшееся на сумматоре словоявляется...

Номер патента: 888214

Опубликовано: 07.12.1981

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...через регистр 6 на входы 2 накопите" ля 1. Производится чтение содержимого резервной ячейки на регистр 10, затем осуществляется запись - считывание обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 остаются в "0" состоянии, При наличии отказавших разрядов блок 14 вырабатывает сигнал НК (На.чало контроля), подготавливая к работе блок анализа сбоев, для проведения проверки характера отказов неисправных разрядов (устойчивый отказ или неустойчивый отказ, т.е. 4 Таким образом, на этапе контролянеисправности разрядов резервныхячеек возникающие сбои не оказываютвлияния на правильность определениянеисправных...

Номер патента: 890441

Опубликовано: 15.12.1981

Авторы: Гизатуллин, Гусев, Иванов, Кирсанов, Федосов, Хорьков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...Этот сигнал используется для перевода устройства из режима "Запись в режим нЧтение. Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответствующих основных накопителей 18 и на вход генератора контрольных сигналов корректирующего кода 11, формирующий контрольные разряды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22. В режиме записи на управляющий вход 4 37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 24 со второго входа 23.2 контрольных разрядов корректирующего кода, которые записываются в дополнительный накопитель 19. Адрес для записи или чтения поступает на вход 21 накопителей 18 и 19. В режиме чтения адрес считываемого слова...

Номер патента: 890442

Опубликовано: 15.12.1981

Авторы: Лукьянович, Шлапак

МПК: G11C 29/00

Метки: блоков, запоминающих, оперативных

...поступают на вход счетчика 12 адреса. Сигналы кода начального Вадреса с выходов счетчика 12 адреса одновременно поступают на входы пер" вого накопителя 13, второго накопителя 14. С выходов накопителя 13 блока сигналы кода адреса обращения к контролируемому оперативному запоминающему блоку поступают на вход регистра.3 адреса, сигналы команды выбора режима обращения - на вход блока 9 ре" гистра, сигналы с выхода которого поступают на вход третьего коммутатора 8 при записи первого коммутатора или при считывании. С выхода второго накопителя 14 сигналы числовой информа" ции, соответствующей выбранному коду адреса контролирующего теста, поступает на вход второго информационного регистра 11 и далее с первого его выхода на второй вход...

Номер патента: 894796

Опубликовано: 30.12.1981

Автор: Рябцев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...матрицы Адамара образуют как результат проверки а четность разрядов Кода адреса строк, при этомперебираются проверки всех разрядов кодаадреса строк во всех сочетаниях.Устройство работает следующим образом.При использовании устройства для контроляполупроводникового блока памяти емкостью16 кбит,собранного из четырех микросхем па.мяти емкостью 4 кбит, для выбора конкрат.ной микросхемы памяти используют, разрядыкода адреса а, и аг, Контроль осуществляютв два этапа. Вначале в проверяемый блок 5записывают код, полученньщ путем преобразования младших разрядов кода адреса в кодматрицы Адамара, сложенный по модулю двас первым старшим разрядом кода адреса а,.По программе блока 1 блок 2 формиру.ет код адреса, который поступает на вход бло:ка 5,...

Номер патента: 894797

Опубликовано: 30.12.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...формирователь 4 контрольных разрядов, первый формирователь 5 четности, соединеннымн также с выходами, первый блок 6 формирователей четности, блок 7 контроля, информационные выходы 8, второй формирователь 9 четности, второй формирователь 10 контрольных разрядов, второй блок 11 формн 1 О 15 20 25 30 35 40 45 рователей четности, а также второй блок 12 элементов И.Устройство работает следующим образом.Коды чисел, подлежащих записи в очередном цикле записи, поступают на входы нако. пителя 1, а также на входы первого формиро. вателя 4 контрольных разрядов по модулю 3 и входы первого блока 3 элементов И. Блок 4 содержит М формирователей контрольных разрядов по модулю 3, каждый из которых определяет вычет своего 4-х разрядного моду. ля...

Номер патента: 894798

Опубликовано: 30.12.1981

Авторы: Брянцев, Гайдуков, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...через рабочие 19 и стабилизирующие 20 магнитные сер дечники числовых.линеек накопителя 1, соеди. иены последовательно и подключены соответственно к выходам 4 и 5 накопителя 1.Блок 10 контроля может быть построенлюбым из известных методов например, приконтроле по модулю два блок 10 контролябудет фиксировать факт ошибки в нечетномчисле разрядов.Устройство работает следующим образом.Неисправность, возникшая в одном илинескольких разрядах накопителя 1 обиаружи.вается при считывании информации, причемфакт ее возникновения регистрируется блоком10 контроля, а место - элементами ЭКВИВАЛЕНТНОСТИ группы 11. При наличии управ.ляющего сигнала на выходе блока контроляпроизводится исправление всех ошибок путем 35инвертирования тех...

Номер патента: 894799

Опубликовано: 30.12.1981

Авторы: Бахтадзе, Гордадзе, Джагаров, Манукян, Чкония

МПК: G11C 29/00

Метки: блоков, памяти

...22 сравнения, В последней осуществляется поразрядное сравнение считанного из блока 30 памяти вектора информации с вектором контрольного теста, сформированного счетчиком 5. В случае несов- е падения на единичный вход триггера 9 с вы- . хода схемы 22 сравнения поступает сигнал, по которому прерывается работа генератора 10 ;синхросигнвлов и прекращается дальнейшая проверка блока 30 памяти. Одновременно ре эа зультат сравнения поступает на индикатор 19, Иццикатор 21 сигнализирует об остановке работы устройства. По индикатору 17 оператор определяет адрес неисправной линейки блока 30 памяти. Индикатор 18 показьвает вектор контрольного теста, по которому производилась проверка, Оператор определяет неисправную ячейку блока 30 памяти путем...

Номер патента: 896691

Опубликовано: 07.01.1982

Авторы: Зайцев, Семаков

МПК: G11C 29/00

Метки: матричного, местоположения, накопителя, ошибок, строке

...для рассматриваемого случая в=5 показано на фиг. 2. Штриховыми линиями обозначены в= .группы проверок, охватывающих каждая п 1 символов одного столбца (вертикальные проверки). Штрих-пунктирными линиями обозначены н группы проверок, охватывающих каждая всимволов, расположенных в разных строках и столбцах (косые проверки), С точки зрения записи, для проверочных символов удобно использовать последний столбец, что позволяет обойтись без буферной памяти при записи. Проверочной строкой может служить любая строка, например, последняя (1=ш). Значения проверочных символов при записи выбирают так, чтобы сумма по модулю два всех символов любой группы проверок была равна нулю. При этом при отсутствии ошибок для любого =О;1;ф,п 1-2, т.е. для...

Номер патента: 898507

Опубликовано: 15.01.1982

Авторы: Асадов, Гаряинов, Зуев, Исмаилов

МПК: G11C 29/00

Метки: матриц, памяти

...ватель видеосигналов 16 и сигнапы середины маркера, поступающие в логичес кий бпок 23. Еспи маркер изображается в виде крестика, то он образуется с помощью сетки, распопоженной внутри координатной сетки. Выдепение крестика (перекрестия сетки маркера) осуществпяет ся сигнапом, поступающим с выхода схемы сравнения 19,. Адрес маркера определяется кодом, находящимся в блоке адреса 1.Формирователь видеосигиапа 16, на 30 вход которого поступают сигналы координатной сетки с формироватепя 17, сигналы маркера, синхросигнапы и информация, считанная из контролируемой матрицы памяти 27, формирует попный видеосигнал, который поступает на вход телевизионного приемника 15 Блок местного управления 6 осуществпяет считывание и перезапись (т.е. дозапись,...

Номер патента: 898508

Опубликовано: 15.01.1982

Автор: Савельев

МПК: G11C 29/00

Метки: блоков, памяти

...выходам и входу контролируемогоблока памяти (на чертеже не показан).Накопитель 6 является накопителем полупостоянного типа, Устройство работает.следующим образом.Предварительно в накопитель 6 запи- Исываются те же коды чисел и по тем жеадресам, что и в контролируемый блокпамя ти,8 4По сигналу из блока управления 1 происходит считывание информации по очередному адресу из проверяемого блока памяти. В это же время из блока управления 1 поступает импульс тока на вход элемента задержки 2 и на запуск счетчика 5. В соответствии с кодом числа, хранящегося в данный момент в счетчике 5, открывается один из элементов И 4, например первый справа элемант И 4. При этом с соответствующего выхода элемента задержки 2 сигнал, сформированный...

Номер патента: 898509

Опубликовано: 15.01.1982

Авторы: Аль-Укейли, Дичка, Дробязко, Кениг, Киян, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...АдА .После кодирования число записывается в ячейку накопителя 3, адрес 20которой указан в регистре адреса 1.При чтении слова производитсяопределение значений контрольныхразрядов А-А по которым производится обнаружение и исправление Иошибок.Характерной особенностью предла-фгаемого кода являетея независимостьчисла контрольных разрядов от количества исправляемых ошибок.ЗОПо адресу, указанному в регистреадреса 1, число считывается из накопителя 3 и поступает на регистр прямого кода 4, с прямого выхода которого по сигналу блока управления 16информация поступает на первый блокдекодирования 2, где вычисляютсязначения контрольных Разрядов А-Ащ,которые анализируются элементамиИЛИ группы 14. Если в результате щанализа оказывается, что ошибки...

Номер патента: 898510

Опубликовано: 15.01.1982

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...14 сигналов, адресные входыкоторого подключены параллельно ко входам 6запоминающего устройства через дополнительные дешифратор адреса 15 и регистр адреса16, а также группу элементов И 17.Информационные и контрольный выходынакопителя 1 подключены соответственно кодним из входов первого 7 и второго 8 блоков контроля, выходы которых соединены совходами элемента И 9, Информационные иконтрольный выходы накопителя 12 подключены к другим входам блоков 8 и 7. Первыевходы элементов И 17 соединены с информационными выходами накопителей 1 и 12, авыходы подключены к выходам устройства 11.Запоминающее устройство с самоконтролемработает следующим образом.По адресу, подаваемому на входы 6 запоминающего устройства из внешнего устройства,из эон...

Номер патента: 898511

Опубликовано: 15.01.1982

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...в операции "ело.жение", Наличие сигнала на выходе схемысравнения 5 обеспечивает перезапись следу.ющего кода операции, например "умножение",из блоков ЦВМ в счетчик формирователя 2,после чего обнуляются сумматоры 4 и 10. Далее, формирование всех следующих адресовщя введенного кода операции (например "умножение") осуществляется в формирователе 2,Иэ накопителя 1, в соответствии с каждымиэ адресов, поступающим на его вход из фор. мирователя 2, выбирается слово с сигналамиуправления, коммутации фаз и контроля. Сиг.налы управления поступают с одних их вы.ходов накопителя 1 параллельно на все соот.ветствующие входы коммутаторов 7. На вхо.ды дешифратора 8 подаются сигналы комму.тации с других выходов накопителя 1. Сигналы контроля (например,...

Номер патента: 902074

Опубликовано: 30.01.1982

Авторы: Мартынов, Торгашева

МПК: G11C 19/00, G11C 29/00

Метки: кольцевой, регистр, сдвигающий

...второй 3 и третий 4 элементы совпадения, дополнительный триггер 5, первую 6и вторую 7 тактовые шины.1 ОПредлагаемый регистр с перекрестной связьюв силу своей структуры удерживает возникающую ложную информацию и начинает циклически ее повторять. В таком цикле существует комбинация, при которой первый и по.слецний основными триггеры 1 оказываютсяв состоянии "0", что позволяет принудительно устанавливать регистр всостояние 00.01.Кольцевой сдвигающий регистр работаетследующим образом,При возникновении состояния "0" в трнг.герах 1, и 1 в интервале между тактовымиимпульсами, что .достигается подключениемэлементов 2 и 3 совпадения ко входу 7 инверсии тактовой частоты, на выходе элемента 2 появляется потенциал, устанавливающийтриггер 5 в...

Номер патента: 902076

Опубликовано: 30.01.1982

Автор: Савельев

МПК: G11C 29/00

Метки: запоминающих, накопителей, устройств

...со входами пешифра тора 7 и элементом И 8, второй вход которого подсоединен к пятому выходу блока 1 управлеттия,а выход - к другому выходу 5 устройства и второму входу блока 2 иолуиостояццой памяти, Выхопы псшифратора 7 под кшочецы ко вторым входам клюочсй 1 ю 9, первые входы которых соединенью с выходом элемента ИЛИ 1 О. Входы элемента ИЛИ 10 соели.цены с соответствуююцими выходами 11 устройства. Выходы клнчей 9 соединены с эта.ионными балластными элементами 12, другие выводы которых подключены к юююиютс 13 питания.При испытании накопитель ЗУ попсосдицяется к выходам 5 и 11 устроююствтю, Причем выходы 5 устройства сослццяюю испытуемый накопитель по цепям считывания и записи, а выходы 11 замыканют эти цени накопителя через ключи 9 на...

Номер патента: 902077

Опубликовано: 30.01.1982

Авторы: Беляков, Иванов, Пресняков

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...8 подключает к своему выходу 11 шину(и-а+1)-го разряда первого счеяка 2 я аг.иал с нее поступает на вход второго счетчика 6. С управляющих входов 20 второго коммутатора 17 код режима работы поступает навходы дешифратора коммутатора 17. На(и-е) -ом выходе дешифратора коммутатора17 появляется едннищщй сигнал. Единичныйсигнал с (и-е)-го выхода дешифратора коммутатора 7 поступает на входы элеменнвИЛИ коммутатора 17 и с выходов на вторыевходы элементов И коммутатора, разрешая прохождение на первые входы элементов ИЛИкоммутатора 17 сигналов и-в младших разрядов и-раэрядного кода, поступающего на пер. вые входы 18 второго коммутатора 17 с выходов блока 12 элементов 2 И-ИЛИ. Нулевые сигналы с выходов элементов ИЛИ коммутатора 7 и нулевой...

Номер патента: 903989

Опубликовано: 07.02.1982

Авторы: Гласко, Култыгин, Щепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...с адресом числа, которое в данный момент находится в зоне считывания. Этот адресхемой 8 сравнения сравнивается с адесом, хранимым в регистре 9 При совпадении адресов в счетчике 4 и регистре 9 схема 8 сравнения выдает сигнал в блок 12, который в свою оче- . редь Формирует сигнал разрешения считывания РС или разрешения записи РЗ в зависимости от установленного режима работы запоминающего устройства (считывание Сь или запись Зи), Кроме того, блок 12 вырабатывает сигнал С, поступающий в ЦВМ и свидетельствующий о том, что поиск заданного адреса закончен и .запоминающее устройство готово к обмену информацией.При.безошибочной работе устройст-. ва, описанной выше, схема 1 О сравнения и дешифратор 11 не оказывают на него влияния. Ошибки в...

Номер патента: 903990

Опубликовано: 07.02.1982

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...слова отказавшей ячейки и аргументную часть 8 для запоминания адреса отказавшей ячейки, второй ассоциативный накопитель 9, состоящий из аргументов части 10 для хранения адреса отказавшей ячейки и признаковой части 11 для запоминания номеров отказавших разрядов, блок 12 управления, дешифратор 13, блок 14 анализа неисправностей, формирователь 15 импульсов вида отказа, адресные входы 16, информационные входы 16, информационные входы 17 и информационные входы 18.Блок 14 анализа неисправностей выполняют, например, из двух регистров 19 и 20, блока 21 сравнения кодов и шифратора 22.Устройство работает следующим образом.5 003На адресные входы 16 поступает адрес ячейки, к которой необходимо обратиться, а на информационные входы 18-...

Номер патента: 907586

Опубликовано: 23.02.1982

Авторы: Карягин, Рябцев

МПК: G11C 29/00

Метки: блоков, интегральных, оперативной, памяти

...блок 2формирует двоичный код адреса, преобразование которого осуществляют сумматоры 7 по35модулю два путем поразрядного сложения лвоичного кода адреса со сдвинутым вправо наодин разряд зиачением данного кода. Такимобразом получается преобразованный кол (и - 1)разрядов адреса, причем код старшего и-го49разряда адреса принимает значение нуль, ллячего вход элемента НЕРАВНОЗНАЧНОСТЬ 1 Осоединен с шивой нулевого потенциала,Преобразованный код адреса через элементы НЕРАВНОЗНАЧНОСТЬ 9 и 10 поступа.ет иа адресные входы проверяемого иптеграль фного блока 5 оперативной памяти.Формирование контрольных данных осуществляется формирователем 3 по командеблока 1. Затем записывают нуль в первуюячейку проверяемого блока 5, по команде 50блока 1 включают...

Номер патента: 907587

Опубликовано: 23.02.1982

Авторы: Безручко, Фаткулин, Цепляев

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...входамэлементов И 8 и 9. Вторые входы элементовИ 7 соединены соответственно с одними извыходов накопителя 3, а вторые входы элементов И 8 - с другими выходами накопителя 3. Выходы элементов И 7 и 8 подклю.чецы соответственно ко входам элементовИЛИ 11, выходы которых соединены соответственно со входами регистра 6. Вторые входыФэлементов И 9 подключены соответственно к выходам регистра 6, а выходы - к соответствующим входам элементов И 10, выходы которых соединены соответственно с другими информационными входами накопителя 3,Дополнительные накопители 4 и 5 могут быть выполнены на программируемых полупро. водниковых микросхемах. Количество кор ректирующих разрядов 12 соответствует мак. симальному количеству дефектов в слове,...

Номер патента: 907588

Опубликовано: 23.02.1982

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...ца вход своего пер.вого постоянного накопителя 4, где проиэво.дится кодировка по следующему алгоритму00ОО - одна кодовая комбинация00 , 0100 , 1 О - для всех комбинаций, содер.жащих всего 1 единицу в0100 коде из (А) разрядов1000/ одна кодовая комбинация00111 - для всех комбинаций, содер.жащих две единицы в коде11ОО из (А - 1) разрядов " одцакодовая комбинация1111 - одна кодовая комбинация,т.е. для кода из (А - 1) разрядов цеобходимовсего (2"+ 1) кодовая комбинация, длятого, тобь определить наличие оии 6 ки любойкратности в (А - 1) разрядном модуле всех(А) модулей памяти. Фл этого цеобходи.мо иметь контрольные разряды К, количествокоторых определяется из выржеция5 907588 6Кп = 1 + оц(А - 1)3, ются в дополнительные контрольные разряды...