G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1127012

Опубликовано: 30.11.1984

Авторы: Гарбузов, Паращук, Шарапов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...верхней строке матрицы.Разряды 81 проверочного слова получаются сложением. по модулю два разрядов второй строки, а разряды82 - третьей строки Н-матрицы. Разряд общей четности определяется как 80 ф = 80 + 81 82.При возникновении ошибок в 1 иразрядах хранимого в накопителе слова значения разрядов 81 и 82 проверочного слова, определяются-.Р "О (1 "Разряд общей четности 80+ = О,Прн возникновении ошибки в одномразряде хранимого слова выполняютсяусловия 4В осиову работы предложенного устройства положены следующие теоретические предпосылки.Повышениетребований к надежности, запоминающих устройств (ЗУ) на полупроводниковых запоминающих микросхемах привело.к необходимости.применения корректирующих кодов Боуэа-Чоудхури-Хоквингема (БЧХ),исправляю-...

Номер патента: 1128294

Опубликовано: 07.12.1984

Авторы: Брюхович, Касиян, Кейбаш, Чофу

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...выход которого подключен к первым входам дополнительных накопителей, одни из входов регистра контрольной информа ции подключены соответственно к выходам дополнительных накопителей и второму выходу логического блока, а .выходы - к вторым входам дополнительных накопителей и третьему вхо" ду логического блока, первый выход ;блока управления подключен к третьим входам дополнительных накопителей. и мультиплексора, другому входу регистра контрольной информации и одному из входов буферного регистра, другие входы которого соединены со-. ответственно со вторым. входом регист ра числа и информационным входом устРойства, а .выход подключен к третьему входу накопителя.На фиг. 1 изображена структурная схема предложенного,устройствами...

Номер патента: 1129654

Опубликовано: 15.12.1984

Авторы: Кулик, Попов, Суд, Унтилов

МПК: G11C 29/00

Метки: запоминающее, магнитное, оперативное

...и дешифратор 5 адреса и вторую группу формирователей 6 сигналов, накопитель, состоящий из запоминающих матриц 71 - 7 х на ферритовых сердечниках 8, прошитых адресными обмотками 9 и 10 и обмотками 11, - 11 к считывания, одни концы которых подключены к шине 12 нулевого потенциала, а другие соответственно - к выходам формирователей 3 и 6 и к входам усилителей 131 - 13 к считывания, Устройство также содержит элементы И 141 - 14 к, триггеры 151 - 15 к, образующие регистр прямого кода, дополнительные триггеры 16 16 к, образующие регистр инверсного кода, и группы элементов И, каждая из которых состоит из элементов И с первого по шестой (например, элементы И 17 - 22 с первого по шестой 1-я группа - элементы И 17 к - 22 к с первого по шестой)...

Номер патента: 1129655

Опубликовано: 15.12.1984

Авторы: Дербунович, Либерг

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с шиной нулевого потенциала, второй вход первого ключа и управляющие входы накопителя являются управляющими входами устройства, контрольными выходами которого являются счетные выходы счетчика,На чертеже представлена функциональная схема предложенного устройства.Устройство содержит накопитель 1, первый 2 и второй 3 информационные регистры,адресный регистр 4, элементы ИЛИ 5, первый 6 и второй 7 блоки свертки по модулюдва, сумматор 8 по модулю два, счетчик 9с счетными выходами 10, элемент И - ИЛИ -НЕ 11, элемент И - НЕ 12, элемент И 13,триггер 14. На чертеже обозначены первый15 и второй 16 управляющие входы накопителя 1, Устройство содержит также первый17 и второй 18 ключи. Элементы И - ИЛИ -НЕ 11, И - НЕ 12, И 13 и триггер 14 могутбыть...

Номер патента: 1129656

Опубликовано: 15.12.1984

Авторы: Бардин, Селитков, Шапилов, Шубников

МПК: G11C 29/00

Метки: памяти

...с первого выхода регистра 20 поступают на синхровход сдвигового регистра 16, ко 25 ЗО 35 40 45 50 55 торый осуществляет сдвиг единицы в сторону старших разрядов при появлении на его управляющем входе сигнала с лицевой панели управления 19. С появлением единицы на определенном выходе регистра 6 производится установка триггера 18 в единичное состояние. Сигнал с выхода триггера 18 через элемент И 22 поступает на управляющие входы триггеров 23 - 28. На выходах последних появляются синхросигналы, длительность и время появления которых определяются последовательностью синхросигналов, поступающих на установочные входы этих триггеров с выходов сдвигового регистра 20.Работа триггеров может блокироваться сигналом, поступающим из блока...

Номер патента: 1129657

Опубликовано: 15.12.1984

Авторы: Колесник, Масленников, Насибуллин, Ольшанский

МПК: G11C 29/00

Метки: запоминающее, резервированное

...структуоная схема предлагаемого устройства; на фиг. 2 - временные диаграммы его работы.Устройство содержит первый 1, второй 2 и третий 3 блоки памяти, входы которых соединены с адресной шиной 4 и шиной 5 управления (обращения), а выходы - с первыми входами первого 6, второго 7 и третьего 8 компараторов соответственно, вторые входы которых соединены с шиной данных 9 и входом мажоритарного блока 10, входы которого соединены с выходами блоков 1, 2 и 3 памяти. Выходы компараторов 6, 7 и 8 соединены с входами элемента И 11, выход которого через формирователь 12 импульсов соединен с управляющим входом элемента1 О задержки 13, вход которого соединен с шиной 5 обращения, а выход - с шиной 14 готовности.Устройство работает следующим образом...

Номер патента: 1129658

Опубликовано: 15.12.1984

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...блоков сравнения, вторые входы которых являются одним из входов блока, а выходы соединены с входами эле мента ИЛИ, выход которого соединен с управляющим входом четвертого коммутатора, другие информационные входы которого и второй вход первого блока сравнения являются другим входом блока.На фиг. 1 изображена функциональнаясхема предложенного устройства; на фиг. 2то же, блока выборки информации,Устройство (фиг. 1) содержит регистр 1адреса, один из разрядов 2 которого служитдля занесения признака обращения к первому 3 или второму 4 рабочим блокам памяти,первый резервный блок 5 памяти, в которыйзанесена информация, равная сумме кодов,содержащихся в одноименных ячейках первого 3 и второго 4 рабочих блоков памяти,второй резервный блок 6...

Номер патента: 1133623

Опубликовано: 07.01.1985

Авторы: Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...собой группу сумматоров по модулю два, блок 25 свертки, блок 26 анализа, группу элементов И 27. Блок 26 анализа имеет выходы 28-31 с первого по четвертый.Блок 26 анализа(фиг. 21 содержит первый 32, второй 33, третий 34 и четвертый 35 элементы И, первый 36 и второй 37 элементы ИЛИ, последний имеет вход 38. Устройство также содержит элементы НЕ 39 -39 с перво. Го по пятыйеБлок 14 контроля(фиг, 3)содержит регистр 40 сдвига, группу элементов НЕ 41, элемент ИЛИ-НЕ 42 и блоки 431 - 43 сравнения (где к - разрядность хранимого в накопителе слова), Каждый блок 43 содержит сумматор 44 по модулю два, элементы И 45-50 и элементы ИЛИ 51 и 52.Устройство работает следующим образом.В исходном состоянии счетчик. 17 обнулен. Для каждого линейного...

Номер патента: 1133624

Опубликовано: 07.01.1985

Авторы: Дичка, Дробязко, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4.Каждый из регистров устройства представляет собой группу П -триггеров. Например, в регистре 2 входыП всех триггеров соединены с выходами накепителя 1, прямые выходы триггеров подведены к входам блока 4, а инверсные - к входам накопителя 1.Синхровходы С всех триггеров соедине. ны межцу собой и подключены к одному из выходов блока управления.Пример реализации блока 13 управления приведен на фиг. 2. В его состав входят 21 -триггеры 14,11 б - триггер 15, дешифратор 16, элементы И 17, ИЛИ 18, а также И-ИЛИ 19.После подачи питания исходное состоя. ние блока управления устанавливается по сигналу "Сброс", устанавливающему все 3 К -триггеры в нулевое состояние, а работа блока управления начинается подачей сигнала "Пуск", посту. пающего по...

Номер патента: 1133625

Опубликовано: 07.01.1985

Авторы: Воронин, Сазонов, Титов, Юматов

МПК: G11C 29/00

Метки: динамическое, запоминающее, коррекцией, ошибок

...входом первого элемента ИЛИ, второй вход котороГО подключен к выходу второго элемента И и второму входу второго элемента ИЛИ, третий вход которого соединен с выходом третьего элемента И, выхоцы первого и второго элементов ИЛИ являются соответственно первым и вторым выходами блока управле3 11336ния, третий вход первого элемента Исоединен с первым входом третьегоэлемента И и вторым входом регистрасдвига, первый вход триггера, первыйвход регистра сдвига, первый и третий входы первого элемента И являются входами блока управления.На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - скемаблока управления.10Запоминающее устройство содержитнакопитель 1 на полупроводниковыхэлементах памяти 1, формирователь 2корректирующих сигналов,...

Номер патента: 1137538

Опубликовано: 30.01.1985

Автор: Подтуркин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированное

...ошибки 31, счетчик 32. регистрг адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы регистров 31, ЗЗ и счетчика 32 соединены с информационной шиной 11, а их стробирующие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соеди-" нены с информационньяи входами реги стра кода ошибки 31 и с группой вы- ходов 23 блока контроля 7. Информаци"50 онные входы регистра адреса ошибки 33 соединены с группой адресных входов 12. Устройство работает следующим об" разом.Адреса поступают на входы адреса 2, даниые поступают и вццаются на информационную шину 11. Режимы записи или считывания задаются подачей навход управления записью-считыванием 13 соответственно единичного и нулевогб уровня. Управление режимом резервирования...

Номер патента: 1137539

Опубликовано: 30.01.1985

Авторы: Бессмертный, Тураходжаев

МПК: G11C 29/00

Метки: блока, памяти

...дополнительного элемента Иподключен к первым входам первогораспределителя импульсов и пятогодополнительного элемента И, второйвход которого подключен к выходурегистра адреса, а выход - к первому входу второго распределителя импульсов, выходы распределителей импульсов подключены к другии входамрегистров, а вторые входы - к одномуиз выходов дешифратораадреса,На фиг,1 и 2 представлена структурная схема предлагаемого устройства , для контроля блока памяти.Устройство содержит элементыИ 1-5,с первого по пятый, первый 6 и40второй 7 элементы ИЛИ, первый 8 ивторой 9 триггеры, формирователь 10импульсов, входной регистр 11,регистр 12 адреса, дешифратор 13 адреса, блок 14 сравнения, шины 1545ввода информации. Входы и выходыустройства соединяются с...

Номер патента: 1137540

Опубликовано: 30.01.1985

Авторы: Самойлов, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...работы предлагаемого устройства заложено использование корректирующего кода, допускающего мажоритарное декодирование.Устройство работает следующим образом.Режим записи.В этом режиме на входы устройства поступают импульс обращения признак операции "Запись" потенциал "1" информационное слово и код адреса. Информационное слово подается на входы блоков 1 и 3. В блоке 3 разряды информации подключаются к входам сумматоров по модулю два в соответствии с алгоритмом, представленным в виде Н-матрицы (Фиг,3), например, для корректирующего кода"45, 36". В результате на выходекаждого сумматора образуется суммапо модулю два, являкецаяся одним иэ дополнительных избыточных разрядовКаждый разряд информационного словавходит один раз в две и только в две)...

Номер патента: 1137541

Опубликовано: 30.01.1985

Авторы: Бобырь, Вайткус, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...сигнал соответствует режиму записи,а единичный - режиму считьвания информации с накопителя .При записикаждого слова в накопитель 1 выполняются проверка работоспособности ячейки накопителя 1и запись в нее информации; формирование результирующего бита четностиадреса и записьваемого слова и запись его в счетчик 32; коррекция конечного адреса записьваемого массива информации; формирование очередного адреса записи и обнуления регистра 4,Так как в режиме записи на входе 42 действует нулевой сигнал, то триггеры 27 и 28 не изменяют своего исходного состояния, В этом случае элемент И 16 и элементы И 26 группы по одному, входу открыты, так как на инверсном выходе триггера 28 - единичный сигнал, При проверке работоспособности ячейки нако-...

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1140179

Опубликовано: 15.02.1985

Авторы: Гринштейн, Колтыпин, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...одними из выходов устройства, одним из входов которого является второй вход анализатора сигналов, введены Р-триггер, группа сумматоров по . модулю два, второй счетчик и третий счетчик, одинУстройство работает следующим образом, Синхросигналы с генератора 1 запускаютсчетчик 2, работающий в режиме непрерывного пересчета. Так как информация в Р- триггер 3 записывается по переднему фронту на его синхровходе, то выходной сигнал Р-триггера 3 представляет собой сдвинутый на один такт синхросигнала выходной сигнал первого разряда счетчика 2 и используется в качестве сигнала разрешения выборки контролируемого блока 7. Выходы следующих ордам разрядов счетчика 2 через группу 40 двухвходовых сумматоров 4 по модулю двауправляют адресными входами...

Номер патента: 1140180

Опубликовано: 15.02.1985

Авторы: Ващенко, Чаков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...к информационным входам соответствующих блоков памяти, управляющие входы которых соединены с выходами элементов И с первого по четвертый, выход пятого элемента И подключен к другому входу блока контроля по четности, одни из выходов счетчика соединены с входами одиннадцатого элемента И-НЕ, выход которого соединен с другими входами сброса счетчика и триггеров, счетный вход счетчика подключен к выходу шестого элемента И-НЕ. На чертеже изображена структурная схема предлагаемого оперативного запоминающего устройства с автономным контролем.Оперативное запоминающее устройство с автономным контролем содержит блоки 1-.-4 памяти, выполненные, например, на микросхемах типа 565 РУ 2, счетчик 5, триггеры 6 - 8 с первого по третий, генератор 9...

Номер патента: 1141452

Опубликовано: 23.02.1985

Авторы: Борисюк, Брянцев, Прудских, Уланов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...подключены к входам элементов НЕ группы, выходы которых соединены с другими входами дополнительных элементов И третьей группы, одни из входов дополнительных элементов И четвертой группы подключены к выходам дополнительных элементов И первой груп - пы, другие - к выходам регистрОв адреса, второй группы, выходы дополнительных элементов И третьей и четвертой групп через элементы ИЛИ группы подключены к входам дешифратора адреса, вторые входы дополнительных элементов И второй группы через элементы задержки соединены с другими выходами регистра сдвига.На чертеже показана структурная схема предлагаемого устройства.Устройство содержит накопитель 1, дешифратор 2 адреса, первую 3 и вторую 4 группы усилителей считывания, формирователи, 5 тока...

Номер патента: 1141453

Опубликовано: 23.02.1985

Авторы: Бруевич, Воробьев, Куликов, Кустов

МПК: G11C 29/00

Метки: групповых, запоминающее, коррекцией, ошибок

...блока 6 коррекции, вход элемента 7 задержки является входом 67 запуска устройства первый выход 68 элемента 7 задержки со-, единен с первым входом коммутатора 8, второй 69 - с входами синхронизации накопителей 1-5, третий 70 - с вторым входом коммутатора 8, четвертый 71 - с первым входом первого элемеьта И 9, а пятый 72 является управ 3 яющим выходом устройства, выходы 73-88 блока 6 коррекции соединены с первыми входами элементов НЕ1141453 7РАВНОЗНАЧНОСТЬ 10-25, а выходы являются информационными выходами 90 устройства, входы признака записи накопителей 1-5 соединены с входом 1 признака записи блока 6 коррекции и 5 являются входом 91 записи устройства, входы признака считывания накопителей 1-5 и блока 6 коррекции объединены с...

Номер патента: 1141454

Опубликовано: 23.02.1985

Авторы: Клепиков, Петровский, Семаков, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...второго рабочего блока памяти, четвертого, пятого и шестогосумматоров, выходы первого рабочего блока памяти соединены с другимвходом первого блока выборки информации, с входом третьего преобразователя кода и с первым входом пятогосумматора, второй вход которого соединен с выходом второго преобразователя кода и с первым входом шестого сумматора, второй вход которогосоединен с выходами первого резервного блока памяти и с первым входом четвертого сумматора, второй входкоторого соединен с выходом третьегопреобразователя кода, выходы второгорезервного блока памяти соединены с первым входом третьего сумматора.На фиг, 1 и 2 изображены функциональные схемы предлагаемого устройства и блока выборки информациисоответственно,Устройство (Фиг, 1)...

Номер патента: 1142862

Опубликовано: 28.02.1985

Авторы: Николаев, Раев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок, постоянное

...элементов И соединены с входами элементов ИЛИ, причем выходы элементов ИЛИ основных блоков постоянной памяти соединены с входами третьей группы блока декодиро-, вания, входы четвертой группы которого подключены к выходам элементов ИЛИ дополнительных блоков посто янной памяти.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит основные блоки 1 постоянной памяти, дополнительные .блоки 2 постоянной памяти, блок 3 декодирования, дешифратор 4, элементы И 5 и 6, элементы ИЛИ 7 и 8,Блоки 1 предназначены для хранения основной информации, блоки 2 для хранения контрольной информации.Блоки 1 и 2 выполнены на полупроводниковых многоразрядных микросхемах памяти. Хотя каждый блок 1 или 2 является многовыходным (К - число...

Номер патента: 1144153

Опубликовано: 07.03.1985

Авторы: Гусейнов, Исмаилов, Мамедов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...блока управления подключены соответственно к выходам блоков контроля по четности и блока сравнения.На чертеже представлена структурная схема запоминающего устройства с самоконтролем.Устройство содержит основной 1 и резервный 2 накопители, вход 3 записи-считывания, первый 4 и второй 5 блоки контроля по четности, блок 6 сравнения, коммутатор 7, выход 8 устройства, выход 9 первого блока контроля по четности, выход 1.0 второго блока контроля по четности, выход 11 блока сравнения, контрольный выход 12 устройства,3 1144блок 13 управления, шина 14 адреса,информационная шина 15.Устройство работает следующимобразом.В ячейках накопителей 1 и 2 вместе с каждым словом информации записан контрольный разряд четности.При реализации режима чтения...

Номер патента: 1144154

Опубликовано: 07.03.1985

Авторы: Бохан, Дербунович, Кимарский, Кузовлев, Либерг, Черняк

МПК: G11C 29/00

Метки: интегральных, микросхем, памяти

...с выходами генераторовимпульсов и одним из выходов пер-.вого блока управления, выход второ- З 0го формирователя управляющих сигналов является первым выходом устройства, первым входом которогоявляется вход одного из генераторовимпульсов, программируемый блок 35питания и датчик температуры, выходы которых являются соответственно вторым и третьим выходами устройства, триггер, выход которогоподключен к входу третьего формирователя управляющих сигналов,пульт управления, соединенный с первым и вторым блоками управления,первый счетчик и группы счетчиков,одни из выходов которых подключены соответственно к управляющимвходам первого и второго формирователей управляющих сигналов, программируемого блока питания и датчикатемпературы и к...

Номер патента: 1149312

Опубликовано: 07.04.1985

Авторы: Колтыпин, Новик, Федоров

МПК: G11C 29/00

Метки: микросхем, оперативной, памяти

...входы - к шине нулевого потенциала, вход элемента регулируемой задержки соединен с выходом третьего элемента И, второй вход которого подключен к выходу третьего триггера, третий вход и группа входов третьего элемента И подключены к соответствующим выходам счетчика, счетный вход третьего триггера соединен с одним из выходов коммутатора.На фиг, 1 приведена структурная схема предлагаемого устройства; на фиг. 2 временные диаграммы работы устройства на примере динамического ОЗУ емкостью 16 кх 1 (64 кх 1).Устройство состоит из генератора 1 импульсов, первого элемента И 2, счетчика 3 с количеством разрядов и + К + 2, где ив количество адресных входов, К - количество информационных разрядов (для ОЗУ 16 кх 1 п = 14, К = 1), элемента 4...

Номер патента: 1149313

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: вероятных, запоминающее, наиболее, обнаружением, ошибок

...блока свертки.Адресные входы накопителя подключены к другим входам первого и второго формирователей сигналов четности, первого и второго блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены 40 к другим входам третьего и четвертого блоков свертки.Адресные входы накопителя соединены с входами других элементов И первой и второй групп.Адресные входы накопителя подключены к другим входам элементов ИЛИ первой и второй групп. На фиг. 1 изображена функциональная схема предлагаемоГо устройства в первом варианте его выполнения; на фиг. 2 - 5 - то же, другие варианты выполнения; на фиг. 6 - функциональная схема наиболее предпочтительного варианта выполнения...

Номер патента: 1149314

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...группы и входы первой группы входов элементов И девятой группы соединены с числовыми входами накопителя, входы элементов И седьмой и восьмой групп подключены соответственно к выходам элементов И первой группы и к выходам элементов И третьей группы, выходы элементов И пятой группы соединены с входами элементов И одиннадцатой группы и входами второй группы входов элементов И девятой группы, выходы элементов И седьмой, девятой и одиннадцатой групп подключены соответственно к входам третьей, четвертой и пятой групп входов . третьего формирователя сигналов четности, одни из входов элементов И шестой группы и входы первой группы входов элементов И десятой группы соединены с одними из числовых выходов накопителя, выходы элементов И шестой...

Номер патента: 1149315

Опубликовано: 07.04.1985

Авторы: Бородин, Иванов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...первым входам третьего и пятого элементов И, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым входом шестого элемента И и с первым входом четвертого элемента И, выход первого элемента И подключен к вторым входам третьего и шестого элементов И, вторые входы четвертого и пятого элементов И соединены с выходом второго элемента И, первые и вторые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИЛИ соответственно объединены и являются первым и третьим прямыми входами формирователя, вторым и четвертым прямыми входами которого являются входы первого элемента И, а первым, третьим, вторым и четвертым инверсными входами - соответственно первые и вторые входы первого элемента ИЛИ и второго элемента И, выходами...

Номер патента: 1149316

Опубликовано: 07.04.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее

...выходу накопителя и к выходу четвертого формирователя сигналов четности, входы которого соединены с выходами элементов НЕ второй группы, элементов ИЛИ-НЕ второй группы, элементов И четвертой и шестой групп. При этом входы третьей группы элементов И третьей и четвертой групп соединены соответственно с выходами элементов И первой группы и с выходами элементов И второй группы, а входы второй группы элементов И пятой и шестой групп подключены соответственно к выходам элементов ИЛИ первой группы и к выходам элементов ИЛИ второй группы.Кроме того, входы второй группы элементов ИЛИ-ЦЕ первой группы, входы третьей группы элементов И пятой группы и входы четвертой группы элементов И третьей группы соединены с числовыми входами накопителя, а...

Номер патента: 1149317

Опубликовано: 07.04.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...серийно выпускаемых блоков управления накопителями системы ЕС,Формирователь 54 может быть выпол- З 0нен на ИМС К 589 ИК 01, накопители 54 и 69могут быть выполнены на ИМС К 556 РТ 7,регистры 57-61 - на ИМС К 589 ИР 12,формирователи 78-86 могут быть реализованы на двух элементах К 155 АГ 1, междукоторыми необходимо включить дифференцирующую цепочку на конденсаторе и резисторе.Предполагается, что запись и считывание информации осуществляется фиксированными массивами данных. В качестве таких массивов могут быть выбраны; у накопителей на магнитных дисках (НМД) - фиксированное поле данных одного сектора диска, у накопителей на магнитных лентах(НМЛ) - поле данных зоны, у накопителей на цилиндрических магнитных доменах (ЦМД) - страница данных...

Номер патента: 1149318

Опубликовано: 07.04.1985

Авторы: Дичка, Корнейчук, Орлова, Щербина

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...которого являются информационными выходами устройства. Управляющие выходы блока управления подключены к входам блока элементов И в И 18. Блок 12 управления имеет входы 20 и 21, по которым поступают сигналы от источника тактового питания и считывания соответственно, а также выходы 22 - 24, которые подключены к управляющим входам блоков 1, 2 и 3 соответственно, выход 25 для выдачи сигнала Ошибка и выход 26, по которому выдается сигнал Готовность.Блок 12 управления (фиг. 2) содержит первый дешифратор 27, к которому подключены выходы 11.1 и 11.2 первого блока 4 декодирования, второй дешифратор 28, с входами которого связаны выходы 15.1 и 15,2 второго блока 7 декодирования, а также и-входовой элемент ИЛИ в29, с входами которого соединены...