G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1594610

Опубликовано: 23.09.1990

Авторы: Костанди, Подунаев, Полосин, Руденко, Саксонов, Соснин, Шевченко

МПК: G11C 29/00

Метки: блоков, памяти

...табл.1), Следующий импульс с выхода триггера 9 переводит нл короткое время счетчик 1 О в состояние 1, но тут же следует его сброс, посколькуна входе модуля пересчета присутствует единичный код. Сигнал переноса с выхоча счетчика 10 увеличивает содержимое счетчика 11, и устройство переходит к формированию второй зоны тест-программы (г=2) и так далее.Нулевые данные сохраняются нл выходах преобразователей 19 и 20 до тех пор, пока содержимое счетчиков 10 и 11 не сравняется или не превысит содержимое регистра 12. Для ЗУ абьемом 16 четырехрлзрядных слав впервые это происходит в четвертой заве, Содержимое счетчикл 11 и ре-истра 17 сравнивается, и на Выходе сумматора 16 появляется нулевой код. Г 1 ри этом нл Выходе преобразователя 20...

Номер патента: 1594611

Опубликовано: 23.09.1990

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти

...100 не пропускают сидня.-.ов с выходов триггеров 79 и Яй на схему 91сравнения,Блок 3 обнаружения адреса ошибки,преобразует информацию, псступающуюня вход одновременно с пр.образователем 1 кода на основе мнсгочленах ьх+ 1. При этом через коммутаторы, з15121 и 122 выходы триггеров 103 и 107верхнего (по схеме) и нижгего осгистров соединены с сумматорами по модулю двя 109 и 111 соответственно, атакже через коммутаторы 1 г 7 и 118 ссумматорами по модулю два 110 и 11220соответственно. Ня схему 113 сравнения поступают сигналы с выходовтриггеров 101 в 1 и 105-107,На этапе деления информационногомногочлена, поступающего на декодирующее устройство, на со:тагляющие ггорождающего полинома 8(х) г: блоках1-3 формируются остатки аз делегия.Если...

Номер патента: 1594612

Опубликовано: 23.09.1990

Авторы: Гриневич, Костеневич, Подрубный, Семашко

МПК: G11C 29/00

Метки: регистра, сдвигового

...- поньппение быстродействияспособа, Информацию, подлежащую загиси н регистр, предварительно обцулецный дополняют в начале двумяконтрольными разрядами с постоянными ца еиями 01 и гго завершениицикла агрузки проверяют состояниедвух коцтрольцьгх разрядон. Любаякомбицаия, отличаюпал с я от контрольго 1, илетельстнует о неисправности регистра,0110011101 -ф 00 00 00 00 01594612 ЦЕт)Е 1 т ток тахта ГЕ Вива 01100110 1 С О Э О О 0 О Н ЕВ ,-; Гт ЕСЯ Г, Т а К 1 ОВ тСД В т 11.аК 011 ООО ЭОООт 1 ГЯТИ р ЕГИСТрьттт)т т. ЕтНОС )т И:.т С и Г) с О б ко н 1 р О)я сдвиг О Б о, р е г истра позволяет производить к" нтроль сдвигового регистра любой дпккы вс время ввода работай инФормтадки эа сигнал О Т:1 О 1 тЧ Е С К О 1 . т ттгг 11, т ;В а Т ЕЛ т. 1 О Г тК...

Номер патента: 1594613

Опубликовано: 23.09.1990

Автор: Карлов

МПК: G11C 29/00

Метки: жгутов, запоминающих, кодовых, постоянных, устройств

...4 и б устройствам не регистрируется в блоке 10 адрес, а счетчик 140не изменяет своего адреса, Генератор2 В этом случае сигналам с элемента Ич останавливается, как только делитель 13 установит Окончание циклаконтроля, состоящего из несколькихтактов опроса жгутов 4 и 6,45 формула изобретенияУстройство для контроля кодовых жгутов постоянных запоминающих устройств, содержащее счетчик адресов, первый тактовый Вход которого является входом увеличения адреса устройства, второй тактовый вход соединен с первым выходом блока элементов задержки, информационные выходы первой группы - с састветствующиья информационным входами блока памяти, информяцио ные выходы второй груп 13 6пы с соотВетстВующими ВхОдами кантролируемого и эталонного кодовых...

Номер патента: 1594614

Опубликовано: 23.09.1990

Авторы: Волобуев, Зуев, Корнеева, Костяев, Лезин, Шур

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, постоянное

...по 1-4 разрядам входа 10 больше значения кода в 13-16 разрядах информации, считанной из блока 3 1 Корректируются нсе ячейки выбранной 16-словной страницы блока 6 независимо от значения 13-16 разрядов информации, считанной из блока 3 определяемым как сумма значения ко"да 1"12 разрядов, считанная из блока 3 информации, и значения кода 1-4разрядов нхода 10, причем 1-8 разряды считанной иэ блока 3 информацииопределяют адрес 16-словной страницыкорректирующей информации, записанной в блоке 1, а 9-12 разряды определяют место размещения корректирующих ячеек на,данной странице. Таким образом, обеспечивается плотностьупаконки записываемой в блок 1 программируемой памяти корректирующейинФормации,Формула изобретения Постоянное запоминающее...

Номер патента: 1596397

Опубликовано: 30.09.1990

Авторы: Баранов, Березин, Королев, Поплевин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием

...на входы элементов И 16 генератора 2 и разрешает прохождениеинформации с входов 8 на входы сумматоров 13 и 14 по модулю два генератора 2кода, Генератор 2 производит вычисление20 контрольных разрядов для поступивших информационных разрядов, которые записы-.ваются в блок 1 памяти по соответствующимуправляющим сигналам выборки кристаллаи разрешения записи (на чертежах не по 25 казаны) блока 1 памяти.Если на входы 7 поступил адрес слова,в котором имеется две неисправности, блок5 сравнения соответствует этому адресу.Блок 6 выдает на входы управления ре 30 жимом генератора 2 кода Хэмминга сигналы а а 1,Ьаоа 1, Ьао а 1.Генератор 2 в качестве контрольныхразрядов выдает значение разрядов Оо- Оз,что и будет записано в блок 1 памяти. При35...

Номер патента: 1599901

Опубликовано: 15.10.1990

Авторы: Лисицын, Марголин

МПК: G11C 29/00

Метки: аварийном, информации, отключении, памяти, питания, полупроводниковой, сохранения

...на резисторе 7 высокий уровень напряжения будет сохраняться на выходе 21 устройства все время, когда напряжение основного источника 1 питания ниже номинального. Память 3 будет при этом находиться в режиме хранения.При снижении напряжения основного источника 1 питания ниже напряжения резервного источника 2 питания, разделительный элемент на диоде 3 закрывается, а разделительный элемент на диоде 4 открывается, обеспечивая непрерывность подачи питания на память 5 и поддержание высокого (запрещающего) уровня на выходе устройства 21.При включении питания (Т 5 фиг. 2) напряжение питания нарастает от нуля до номинального значения. Напряжение на стабилитроне 14 нарастает от нуля до напряжения стабилизации стабилитрона 14 (Тб фиг, 2),...

Номер патента: 1603439

Опубликовано: 30.10.1990

Автор: Карлов

МПК: G11C 29/00

Метки: жгутов, запоминающих, кодовых, постоянных, устройств

...вырабатывается сигналсоответствия информации жгутов 4 и 6 вкаждом информационном проводе (адресеПЗУ).При ошибке в прошивм ПЗУ а элемент9 записывается "1", разоешающая запись вблок 10 информации об адресе и характереошибки, например, разрядной ошибки.В случае правильной прошивки ПЗУ поданному адресу содержимое счетчика 1 увеличивается на "1 для контроля следующихин форма ционн ых и ро водо в П ЗУ.Достоверность результата обеспечивается многократностью сравнения информации по одному и тому же адресу, например,бинарным считыванием, При этом переходк очередной ячейке контроля осуществляется заданным количеством либо ошибок, либо правильных результатов контроляданного информационного провода ПЗУ.Закодированный в шифраторе 7 результат...

Номер патента: 1603440

Опубликовано: 30.10.1990

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...памяти 2.1, 2.2, , 2.в+1. Блок 7 передает на информационные входы модулей памяти через группу элементов ИЛИ информацию с регистров 4, блокируя при этом одно из слов, которое замещается подлежащим записи словом, поступающим с блока 6. Группа элементов ИЛИ 8 выполняет функцию обьединения информации, поступающей с блоков 6 и , в процессе записи нового слова информации и регенерации (перезаписи)5 10 20 2530 35 40 45 50 Дешифратор 9 в соответствии со старшими (или младшими) ц-разрядами адреса, поступак щими на его вход, управляет порядком считывания и записи (регенерации) информации,Группа элементов НЕ 10 инвертирует выходы 1, 2, и дешифратора 9 с тем, чтобы обеспечить такое управление блоком 7, при котором одно слово информации...

Номер патента: 1605281

Опубликовано: 07.11.1990

Автор: Стыврин

МПК: G11C 29/00

Метки: блоках, интегральной, обнаружения, оперативной, ошибок, памяти

...5, наличие ошибки при поразрядном сравнении, циклы проверкипамяти (записи-считывания и чтения),прямой или инверсный код контрольноготеста и код текущего адреса проверяемой ячейки памяти,Таким оЬразом, повышается достоверность обнаружения неисправностей в 05281 6блоках интегральной оперативной памяти, что позволяет осуществлять функционально-технологический контроль,диагностику и наладку блоков памятипри изготовлении и ремонте, а такжевходной функциональный контроль БИСполупроводниковой оперативной памятив автономном режиме на их рабочихчастотах.Указанные преимущества обусловлены реализацией режимов многократногообращения (циклы записи-считывания)по адресу яцейки памяти с ошибкой,двукратного обращения по каждомуадресу ячеек памяти при...

Номер патента: 1606969

Опубликовано: 15.11.1990

Авторы: Дрозд, Карпенко, Лацин, Полин, Шабадаш

МПК: G06F 1/04, G11C 29/00

Метки: задержки, информации, самоконтролем, цифровой

...такте, Вычисленный контрольный разряд сравнивается схемой 6сравнения с контрольным разрядомсчитанным в данном такте из блока 3управляемой задержки,Если в процессе задержки произошлоискажение одного информационного разряда последовательности, считанногов 1-м такте, то контрольные разряды,вычисленные в 1-м и (1+1)-м тактах,будут отличаться от контрольных разрядов, считанных в этих тактах изблока 3 управляемой задержки. Такимобразом, наличие двух подряд несовпадений контрольных разрядов в 1-м иЦ+1)-м тактах свидетельствует обискажении 1-го информационного разряда.Сигнал о первом несовпадении контрольных разрядов поступает с выходасхемы 6 сравнения на вход триггера8 контроля и яерез датчик 10 ошибкина выход 16 устройства и...

Номер патента: 1608754

Опубликовано: 23.11.1990

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...И 36 аются логические единицы и на его также формируется логическая единиойдя на вторые входы элементов И 6 -вызывает выдачу записанного в ре числа через элементы И 6 - 10 и- 31 на входы-выходы 54 устройства, она поступает в процессор для сравнеэталоном.овременно контрольные разряды с выприемо-передающих элементов 46 пот на вторые входы группы элемен и 21. В этот момент на обоих входах та И 39 присутствуют высокие уровни еская единица с его выхода выдается ые входы группы элементов И 20 и 21. льтате считанные контрольные разряходят элементы И 20 и 21, ИЛИ 34 и 35 сываются в регистр 5 состояний.1 Д15 го25 адресу контрольные разряды, а кодовое слово в целом содержит ошибку в первом информационном разряде.В дальнейшем коррекция вновь...

Номер патента: 1608755

Опубликовано: 23.11.1990

Автор: Шкадин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...сра 12) или триггер 14 (при нулевом состоянии триггера 12). При этом выход элемента ИСКЛ ОсАО ЩЕЕ ИЛИ 18 принимает значение логической 1, единичный 25 30 35 40 45 уровень на выходе одного из элементов И 4 - 5 в зависимости от того, какой из пары триггеров 13 - 14 установился в единичное состояние, изменяет состояние триггера 2.С приходом очередного импульса с выхода делителя 2 частоты цчкл повторяется с тем лишь отличием, что при .;равильной записи информации устанавливается в единичное состояние другой триггер из пары 13 - 14, При неправильной записи информации в проверяемую ячейку ОЗУ 22 импульс с выхода несовпадения блока 11 сравнения увеличивает на единицу содержимое счетчика 9 сбоев, однако триггер 12 не изменяет своего состояния,...

Номер патента: 1615809

Опубликовано: 23.12.1990

Авторы: Белоусов, Кузин, Потапенко, Рубанов

МПК: G06F 1/30, G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...питания.Таким образом, пороговый элемент 13 сравнивает с опорным уровнем напряже ние, пропорциональное скорости изменения напряжения на выводе основного источника питания. При этом опорный уроовень Оп.э., выбирается из условияОпэ = , (3)задО Опцвгде заданная скорость изменениябтОпор, выбираемая из условия, что переход ный .процесс приблизился к своему установившемуся значению настолько, что его можно Считать завершенным.В конечном итоге на выходе порогового элемента 13 будет поддерживаться уровень 55 "1" при выполнении условия бОпцабО Для этого статическая характеристика порогового элемента 13 должна иметь вид, как показано на фиг,6.Пороговые элементы 10, 11, 13, 18 выполняются обычно на операционных усилителях, которые питаются...

Номер патента: 1619347

Опубликовано: 07.01.1991

Авторы: Куранов, Моторин, Павлов, Пасенков, Трещановский

МПК: G11C 29/00

Метки: оперативной, памяти

...35 на вход 52 разрешения дешифратора 46. Согласно видам управления последовательностью дешифратор . микрокоманд 32 вырабатывает управляю 1619347щие воздействия на входы счетчиков 33 и 34 и на выход 44. Некоторые микро- команды вырабатывают одинаковые управляюцие воздействия. Поэтому сигналы на выходы 53, 54, 44 подаотся через элементы ИЛИ 47-49. Дешифратор 32 формирует на своих выходах 53, 54, 55 и 44 соответственно следующие сигналы:а) сигнал загрузки счетчика 33 микрокоманд, обеспечивающий установку на выходах счетчика информации с пятых выходов регистра 31, причем такая загрузка выполняется в случае перехода по адресу, установленному на пятых выходах регистра 31 по микрокомандам 01 или 10;б) сигнал увеличения счетчика 33...

Номер патента: 1624535

Опубликовано: 30.01.1991

Авторы: Терзян, Торосян, Чахоян

МПК: G11C 29/00

Метки: запоминающее, контролем

...3. Контрольные разряды в части 12 накопителя 3 не изменяются, так как запись в контрольную часть накопителя 3 запрещена.Таким образом, в части 11 накопителя имитируется ошибка. Производится чтение и прием ИР и КР на регистр 2. В блоке 4 кодирования формируется новый контрольный код для информации с одной ошибкой и сравнивается со считанным из контроль 5 10 15 20 25 30 35 40 45 50 55 ной части 12 накопителя, Если в контрольной части 12 накопителя отсутствует ошибка, то по синдрому, сформированному навыходе блока 4 кодирования, на регистре 2информация исправляется и передается впроцессор, где сравнение с информацией содной ошибкой указывает на отсутствиеошибки в части 12 накопителя. Если в нейимеется двойная ошибка, то в целом на...

Номер патента: 1631608

Опубликовано: 28.02.1991

Авторы: Баранов, Коновалов, Уваров

МПК: G11C 29/00

Метки: блоков, памяти

...за время контроля от точки О. При выполнении операции сложения происходит движение Овправо по лучу, а при45 50 выполнении операции вычитания - влево. Пусть к 1-му моменту суммарный вес 6 находится в точке 6 . Если в 1-й момент на вход сумматора пришел вес 4, то при сложении 6 и Ь суммарный вес 6 ; переходит в точку 62)11. Ввиду ограниченности разрядной сетки регистра 8 суммарный вес 6 ; не может принимать значение, большее 6;накс = 2" - 1, где п - разрядность регистра 8, поэтому значения 6 принадлежат ограниченному отрезку на луче. Если к )-му моменту суммарный вес достигает 6 , то при сложении 6; и Ь формируемый суммарный вес может превысить 6 цакс, определяемый разрядностью регистра 8, при этом вырабатывается сигнал...

Номер патента: 1633461

Опубликовано: 07.03.1991

Авторы: Николаев, Чумак

МПК: G11C 29/00

Метки: запоминающее, коррекцией, модульных, ошибок

...разрядах. 10 15 20 25 30 8Если это условие не выполняется, то на выходе элемента ИЛИ - НЕ 58 появляется единичный сигнал на контрольном выходе 25, который сигнализирует о неисправимой ошибке.С выходов формирователя 20 код искаженного байта поступает на входы лешифратора 21, который преобразует его в унитарный.Единичный сигнал, поступивший с выхола дешифратора 21 на один из входов 70 (фиг. 5), запрещает выдачу искаженного байты информационных разрядов через первую 63 группу элементов И в выходной суммгтор 69 и через вторую 64 группу элементов И на вход группы элементов ИЛИ 66, выходы которой являются инфор. мационными выхолами 24 устройства. Этот же единичный сигнал разрешает выдачу исправленного байта информационных разрялов на вход...

Номер патента: 1633462

Опубликовано: 07.03.1991

Автор: Аникеев

МПК: G11C 29/00

Метки: конвейерной, памяти

...элемента И 4 подключить к выходу первого разряда РД 5). Если в некотором банке памяти (на фиг, 2 это второй банк) возникает пакет ошибок (на фиг. 2 пакет содержит 3 ошибки), то на выходе сумматора 6 первый сигнал 24 несовпадения появляется в такте обнаружения первой ошибки, а второй сигнал 25 - в момент первого правильного считывания (первый верный бит после пакета ошибок) из того же банка памяти. Два сигнала ошибки формируются независимо от числа ошибочных бит в пакете ошибок, Сигналы с выходов сумматоров 6 всех разрядов через элемент ИЛИ 2 поступают на информационный вход 21 триггера 7, который фиксирует по отрицательному фронту СИ сигнал обнаружения ошибки, Сигнал ошибки (;)Ш с выхода триггера 7 поступает на выход сигнала 26 ошибки...

Номер патента: 1633463

Опубликовано: 07.03.1991

Авторы: Аникеев, Дикарев, Салакатов

МПК: G11C 29/00

Метки: конвейерной, оперативной, памяти

...запретит проход следующего ТИ через элемент И 65. Одновременно сигнал с прямого выхода триггера 64 разрешает проход ТИ через элемент И 66 на синхровход 48 счетчика адреса 1. СА подсчитывает эти ТИ, формируя последовательность адресов. Код адреса с выхода СА поступает на адресный вход 6 проверяемой памяти 17. Контрольные данные формируются на выходе УИ 13 и поступают на информационный вход ОЗУ. Очередное слово данных формируется следующим образом. Код адреса с выхода СА 1 поступает на информационный вход 18 МПАР. Управляющий вход МПАР подключен к выходу РРА. Код в РРА задает разряд адреса СА, который проходит с входа 18 на выход МПАР. Выходной сигнал МПАР поступает на информационный вход 23 блока 11 задержки.На выходе 25 БУ установлено...

Номер патента: 1635223

Опубликовано: 15.03.1991

Авторы: Ваулин, Ермилов, Мельников, Симагин

МПК: G11C 29/00

Метки: аналоговой, апертурного, блока, времени, памяти

...сдвига по фазе импульса выборки определяется компаратором 5 в соответствии со скоростью нарастания напряжения с выходов генераторов 3 и 4.Таким образом, организуется плавный сдвиг фронта импульса выборки номинальной длительности (в данном случае заднего), по которому блок 15 переводится в режим хранения, относительно входного перепада блока 15, При этом каждый второй импульс выборки обязательно выбирает постоянное входное напряжение (в данном случае нижнюю плоскую часть входных импульсов), обеспечивая установление блока 15 в исходное состояние. В результате на выходе 18 с частотой, равной частоте импульсов выборки, образуется ряд постоянных уровней напряжения, Значения нижних уровней напряжения на выходе 18 одинаковые и соответствуют...

Номер патента: 1635224

Опубликовано: 15.03.1991

Авторы: Брик, Дерновой

МПК: G11C 17/00, G11C 29/00

Метки: запоминающее

...показано постоянное запоминающее устройство),Устройство содержит основной 1 и резервный 2 блоки памяти, элементы И - ИЛИ 3, сумматор по модулю два 4, элемент НЕ 5, адресные входы 6 и информационные выходы 7 устройства,Устройство работает следующим образом.В каждом такте считывания на выходах обоих блоков памяти 1, 2 появляются два одинаковых слова, Считанное слово из основного блока памяти 1 проверяется на нечетность (четность) сумматором по. модулю два 4. Если в слове нет ошибок нечетной кратности, то на выходы 7 проходит через элементы И - ИЛИ информация из основного блока памяти 1, в противном случае - иэ резервного блока памяти 2.Для повышения надежности информационные выходы устройства 7 могут быть разделены на группы (например,...

Номер патента: 1635225

Опубликовано: 15.03.1991

Авторы: Дрозд, Жердев, Кравцов, Лацин, Полин

МПК: G11C 29/00

Метки: задержки, информации, контролем, цифровой

...3 свертки контрольные разряды хранятся в регистре б контрольных разрядов, В каждом последующем цикле происходит фиксация результата сравнения для 1-й ячейки и запись вычисленных разрядов для следующей (1+1)-й ячейки накопителя. Таким образом, за и циклов задержки будут проверены все п ячеек накопителя,Результат сравнения фиксируется в О- триггере 1 О на время одного цикла, Если контрольные разряды, вычисленные блоками свертки 3 и 8 как свертка по модулю гп, совпали, то проверяемая ячейка накопителя работает нормально и сигнал "0" с выхода блока 9 сравнения записывается в О-триггер 10, Если же сравнение не проиэошло - сбой проверяемой ячейки накопителя, то в О-триггер 10 записывается сигнал "1", который поступает на выход контроля...

Номер патента: 1636858

Опубликовано: 23.03.1991

Автор: Трещановский

МПК: G06F 11/00, G11C 29/00

Метки: генерации, накопителей, оперативных, последовательностей, тестовых

...код сравнивается с данными, подаваемыми на вторые входы этих блоков с соответствующих выходов блока 8. С выходов блоков 4 и 13 результаты сравнения вместе с сигналами с входов задания внешних условий записываются в регистр 14 по приходу на его вход синхронизации импульса с третьего выхода блока 7 синхронизации. Информация с выходов регистра 14 поступает на входы мультиплексора 15, на входы управления которого с второй группы выходов регистра 1 подается код для выбора проверяемого условия при выполнении устройством условной операции, Таким образом, проверяемый сигнал поступает с одного из входов мультиплексора 15 на его выход и далее на информационный вход триггера 16, причем логическая "1" означает, что условие удовлетворено. Информация...

Номер патента: 1640740

Опубликовано: 07.04.1991

Автор: Карпищук

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...устройства появляется совокупность уровней "0" и уровней "1", которые, поступая на схему И-НЕ 8, вызывают появление на ее выходе уровня "1", который, поступая на вход П-триггера 9,запоминается при последующей записиво время среза импульса (точка 2фиг.З) и тем самым приводит к появлению на его выходе уровня , которыйчерез первый выход блока 7 проверкиотсутствия информации поступает натретий выход результата контроля устройства и далее может быть использован для индикации состояния или дляорганизации. останова устройства. Второй импульс со второго выходаформирователя 2 импульсов, поступаяна вход записи регистра 4, своимфронтом (точка 3 Фиг.З) производитзапись поступившей информацйи.Если время выборки информации проверяемого блока...

Номер патента: 1640741

Опубликовано: 07.04.1991

Автор: Пашковский

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, постоянное

...блоков 3 информации, которая определяет необходимость или отсутствие необходимости корректировки. 55При неравноэначности информациина выходах первого и второго блоков3 на выходе элемента 4 появляется сигнал включения блока 1. Этот сигнал проходит через элемент ИЛИ 6 М включает блок 1. Благодаря наличию инвертора 7 блок 2 отключается ПрИ равнозначности информации на выходах первого и второго блоков 3 на выходе элемента 4 сигнал включения блока 1 отсутствует. Если при этом сигнала включения блока 1 на выходе элемента И 5 также нет, блок 1 отключается, а блок 2 включается, и на выходыустройства выдается откорректированная инАормация,На выходе элемента И 5 сигнал включения блока 1 имеет место при на,хождении всех выходов первого блока3...

Номер патента: 1640743

Опубликовано: 07.04.1991

Авторы: Бучнев, Горовой, Зимнович, Карпунин, Михайлов, Песоченко

МПК: G11C 29/00

Метки: блоков, одноразрядных, памяти

...из испытуемой микросхемы 20. Блок 17 индикации содержит триггер, который устанавливается в состояние ."Брак" по перепаду из единицы в нуль на входе, и светодиод, Запись информации в триггер 8 продолжается до переполнения счетчика 1 адреса. Сигнал переполнения счетчика 1 устанавливает триггер 5, выполненный как О-триггер со счетным входом, в ноль, в результате чего закрывается элемент И 11, а к содержимому счетчика 2 прибавляется единица. Начинается работа устройства для следующего кадра. Теперь единица записывается в испытуемую микросхему не по нулевому, а по первому адресу. Работа устройства для следующих кадров аналогична.При каждом кадре работы устройства при записи информации по 2 адресам в микросхему 20 записывается одна...

Номер патента: 1640744

Опубликовано: 07.04.1991

Авторы: Ильин, Колесник

МПК: G11C 29/00

Метки: запоминающее, многоканальное, резервированное

...выходной управляющий сигнал в виде установки уровня "Лог,О" на выходе 21 устройства, Этот сигнал сопровождает информацию на выходе 18, которая пройдет через группу сумматоров по модулю два 17 без изменений.Аналогичные действия в исправном канале производятся при входном наборе 2 и 3 (табл. 1), что соответствует возникновению ошибки в одном из соседних каналов. Привозникновении ошибки в накопителе одноименного канала на входах дешифратора 22 блока 8,управления данного канала будет сформирован набор 4 (табл, 1). При этомчерез время задержки т будет выдан сигнал 02 в виде импульса положительной по- лярности, который снимается после снятия входного управляющего сигнала, По сигналу 02 в регистр 15 канала будет занесен кодс "Лог,1" в...

Номер патента: 1640745

Опубликовано: 07.04.1991

Авторы: Мельников, Трещалин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...канала информацию либо с рабочего блока 1 памяти через вторую группу элементов И 10 при отсутствии сигнала ошибки с блока 2 контроля, либо с блока 5 суммирования по модулю два через третью группу элементов И 11 при наличии разрешающего сигнала с выхода первого элемента И 9. Этот сигнал формируется при наличии сигнала аварии с блока 2 контроля основного блока 1 памяти, адрес которого задан на регистре 16, и при отсутствии сигналов аварии с блоков контроля альтернативного основного 1 и резервного 3 блоков памяти,Сигнал ошибки, формирующийся на выходе элементов И 14 и говорящий о том, что чтение информации по данному каналу и данному адресу невозможно, формируется и ри наличии сигнала аварии с блока контроля 2, заданного в регистре 16...

Номер патента: 1642524

Опубликовано: 15.04.1991

Автор: Глухов

МПК: G11C 11/40, G11C 29/00

Метки: запоминающее, коррекцией, ошибок, постоянное

...выводимой из постоянного запоминающего устройства, на время, необходимое для ее исправления. Сигнал о наличии некорректируемой ошибки извещает о неисправности постоянного запоминающего устройства.На вторую группу входов мультиплексора 8 поступает информация из накопителя 2, просуммированная по вод 2 с младшими разрядами синдрома элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 7.Если ошибка отсутствует, то на входах первой группы второго дешифратора 4 присутствует исходный (логический О) уровень. Вследствие этого информация из накопителя 2 через информационные входы первой группы мультиплексора 8 в соответствии с сигналами на информационных входах третьей группы мультиплексора 8 проходит на выходы 9 второй группы устройства, При этом информация...