G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 568973

Опубликовано: 15.08.1977

Авторы: Дейнеко, Итенберг, Узберг

МПК: G11C 29/00

Метки: защиты, информации, накопителе

...источников питания накопителя и вычислителя соответственно (начертеже не показаны), на входы которых сетевое напряжение поступает с выходов 13и 14. 25Вход 10 связан с кнопкой включения питания (на чертеже не показана). С выхода датчика 1 сигнал Авария сети подается в вычислитель.Устройство работает следующим образом. з 0В исходном состоянии кнопка включенияпитания не нажата, ключевые элементы 2 и3 закрыты, напряжение питающей сети не подается на источники питания вычислителя инакопителя. 35При переводе кнопки в положение Включено высокий уровень напряжения (логическая единица) поступает на вход элементаИ 7. Если в питающей сети присутствует номинальное напряжение, на выходе датчика 1 40вырабатывается логический нуль (низкийуровень),...

Номер патента: 570110

Опубликовано: 25.08.1977

Авторы: Вариес, Гласко, Култыгин

МПК: G11C 29/00

Метки: блоков, памяти

...5 н 8, Блок сравнения 1 при рервомпересчете адресов формирует на числовыхшинах записи импульсы числа, соответствуюнше записи "1" и О" по каждому адресу 10проверяемого блока памяти, При э.ом с блока регистввции 3 по управляемому входупервого и второго блоков, памяти 5 и ь,формируется сигнал, приводящий к считыванию информации иэ второго блока памя бти 6 и записи в первый блок памяти 5 сигнала, поступающего с выхода блока сравнения 1, В случае отсутствия ошибки в проверяемом блоке памяти по какому-либо адресу на выходе блока сравнения будет сигнал 0Оф и в первый блок памяти 5 записываетлО, а прн возникновении ошибки пс этомуадресу соответственно записывается ф 1,Сигнал с блока сравнения 1 поступаетнв блок анализа 2, который...

Номер патента: 574774

Опубликовано: 30.09.1977

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...Входы дейифратора 2 и датчика б соединены соответственно с ад ресными шинами 9 и выходами элементов И5, одни из входов которых подключены к соответствующим выходам ключевых элементов 3, Выход датчика б соединен с первым входом элемента И 7, второй вход последнего под ключен к выходу элемента ИЛИ 8.Устройство работает следующим образом.В начальном состоянии производится установка триггеров 4, для чего на шины 9 подаются коды адресов ячеек памяти, подлежа- ;О щих защите. При этом на соответствующихвыходах дешифратора 2 появляются сигналы, которые через ключевые элементы 3 устанавливают соответствующие триггеры 4 в единич" ное состояние, подготавливая тем самым срабатывание элементов И 5, Триггеры 4 в единичном состоянии определяют...

Номер патента: 579658

Опубликовано: 05.11.1977

Авторы: Джавадов, Джафаров, Исаев

МПК: G11C 29/00

Метки: блоков, памяти

...6-8 соедине,и с управляющими шинами 14-17. ЗОУстройство работает следующим образом.При неисправности блока памяти вОдном из разрядов постоянно должен1быть или минусовой потенциал, или нулевой. Для обнаружения неисправногоазряда блока памяти в первую очередьеобходимо в остальные (исправные) разряды записать потенциалы, противоположные потенциалу, установившемуся в 4 Онеисправном разряде.В этом случае, если на выходе неис)правного разряда минусовой потенциал,то при отсутствии сигнала на шинах 16,17 с появлением сигнала на шине 15 определенной длительности (сигналы на1 сщнах 14 и 16 являются сдвигающими цепями блока памяти) на выходе всех разядов блока памяти появляется Йинусой потенциал, а после снятия сигналана шине 15 на выходе всех...

Номер патента: 579659

Опубликовано: 05.11.1977

Авторы: Голубев, Сулимов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...блока приема чисел 1 код числ .поступает в накопитель 2 и записыва ,етсяпо адресу, установленному датчи-. ком кода адреса 3. После записи осу)цествляется контрольное считывание этого кода и сравнение записываемогосчитываемого кодов в блоке контро. пя 5.При отсутствии совпадения, что свядетельствует о неисправности в числовой ячейке накопителя 2, на выходе блока 5 формируется сигнал, который поступает на один из входов элементов И 9 и 10, на другие входы которых подаются управляющие сигналы с выходов блока 11 (например, триггера), устанавливаемого в исходное состояние сигйалом, который поступает на вход датчика кода адреса 3.В исходном состоянии блок 11 выда ,ет разрешающий сигнал на элемент И 9 и запрещающий сигнал на элемент И 10, В...

Номер патента: 580586

Опубликовано: 15.11.1977

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...шинами, регистр, выходы которого подключены к другому входу блока 20 сравнения и ко входу датчика интервалов времени, выход которого соединен с другим входом элемента И, и шину разрешения обращения к памяти 2. В этом устройстве шина разрешения обращения к памяти не блокиру ется на время проверки допуска, что может привести к случайной выдаче сигнала разрешения в случае ложного срабатывания устройства и, в конечном итоге, снижает надежность защиты, 30Редакт Тюрин Изд. Мз 900 твенного комитета Сов делам изобретений и Москва, Ж, Раушск ираж 738а Министров СССкрытийнаб., д. 4/5 Заказ 2470/16НПО Госуд исно 1303 Типография, пр. Сапунова,По шине 1 код адреса ячейки памяти, к которой производится обращение, поступает в блоки 2 и 6. По...

Номер патента: 580587

Опубликовано: 15.11.1977

Авторы: Васильева, Лукичев, Найфельд, Рог

МПК: G11C 29/00

Метки: запоминающее, защитой, информации, разрушения

...содержит блок полупостоянной памяти 1, состоящий из ячеек 2 памяти, например, на 51 НО 1-транзисторах, входного регистра 3, выходного регистра 4 и дешифратора 5, датчик б контрольного сигнала, например ячейку памяти на МНОП-транзисторе такого же типачто и ячейка 2, пороговый элемент 7. Выходы 8 н вход 9 блока 10 управления соединены, соответственно, со входами датчика б и выходом порогового элемента 7, входы которого подключены к выходам датчика б. Датчик 6 и пороговый элемент 7 образуют блок 11 формирования сигнала регенерации. Устройство содержит также блок 12 коммутации напряжения питания, вход 13 когорого подключен к блоку 10, а выход 14 - кблоку 1, и источник 15 питания, Блок 12 коммутации напряжения питания содержит...

Номер патента: 584338

Опубликовано: 15.12.1977

Авторы: Кожевникова, Полевик, Усанов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, соединенному с выходом блока 10.Выход блока 4 соединен со входом блока 9. 5Устройство может работать в трех режимах, задаваемых блоком управления: режимеподсчета контрольных сумм блока постояннойпамяти, режиме проверки сравнением и режиме автономной проверки блока оперативной памяти,В режиме подсчета контрольных сумм блок7 управления обеспечивает сложение в блоке3 подсчета контрольных сумм информации,считываемой из блока 14 по адресу, задаваемому счетчиком 8, Интервалы адресов, в пределах которых суммпруется информация, задаются блоком 7 автоматически. Результатызаносятся в блок 4 оперативной памяти с последующей выдачей их на печать через блок9 вывода.Зная эталонные контрольные суммы блока14, можно определять массив...

Номер патента: 585549

Опубликовано: 25.12.1977

Авторы: Гехт, Левитская, Тихвинский

МПК: G11C 29/00

Метки: запоминающее, резервированное

...хранящаяся в каждом из них, может оказаться искаженной и на выходе мажоритарного блока, т.е, на выводе ЗУ, будет считана искаженная информация. Это снижает надежностьустройства.Целью изобретения является повышение на.дежности резервированного ЗУ в работе принескольких случайных сбоях в разных блоках.Это достигается тем, что в резервированномЗУ выход мажоритарного блока подключен ковходам регенерации блоков памяти.Иа чертеже представлена блок-схема резервированного запоминающего устройства.Резервированное ЗУ содержит, например,три блока памяти- 3 с регенерацией и мажоритарный блок 4 (количество блоков памятиможет быть любым нечетным). Входы блока4 подключены к выходам блоков (3, а выход - ко входам регенерации этих...

Номер патента: 587509

Опубликовано: 05.01.1978

Автор: Лаут

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, памяти, ячеек

...код неизменным в течениедлительного времени.Устройство работает следующим образом. ОЕсли на регистре 15 набран ноль,то при обращении по адресу ос преобразователь 12 не изменит код адресаи дешифратор 9 выберет ячейку памятис номером д; . Пусть на других регист- (8рах 16, 17 набраны коды 82 для второго регистра, Зб - для третьего ит.д 8, - для последнего (где Ечисло разрядов запоминающего устройства). Тогда при обращении по адресу ос к дешифраторам поступят кодыФ - для первого дешифраторам+йз для второго деяифраторао+3.- для третьего дешифраторав 6 4- для В-го дешифратора 25(М - число ячеек памяти в одном накопителе), Анализируя известные из.тестовой проверки устройства адресадефектных ячеек памяти каждого накопителя, можно подобрать...

Номер патента: 587510

Опубликовано: 05.01.1978

Авторы: Назаров, Тафинцев, Шевченко

МПК: G11C 29/00

Метки: запоминающее, защитой, информации, оперативное

...операций считывания -н- записи в ОЗУ. Каждое обращение к ОЗУ начинается посылкой в блок 10 сигнала Запись или Счи" тывание от устройства 17. В соответ ствии с этим блок 10 посылает в блок 11 сигнал Проверка защиты по записи или Проверка защиты по считываниюф.Код адреса ячейки ОЗУ, к которой производится обращение, одновременно поступает на дешиФратор 2 адреса и в блок 3,1. Рассмотрим работу устройства в режиме считывания.Считанное число через усилители 4 считывания и элементы И 5 поступает на регистр 7 числа. К этому времени при условии обращения к разрешенной области памяти с выхода 18 блока 11 поступает размещающий сигнал на первый вход элемента И 15 на второй вход которого поступает сигнал из блока 10. Вследствие этого на...

Номер патента: 589623

Опубликовано: 25.01.1978

Авторы: Городилова, Деревянченко, Ещин, Заровский, Кривоносов, Мерзляков, Солдатов

МПК: G11C 29/00

Метки: запоминащее, оперативное, резервированное

...блок свертки не обнаруживает ошибки в считанном слове, то на его выходе вырабатывается информация об отсутствии ошибки и блок 11 выдает сигнал коммутатору 9 на пропуск на выход 10 информации из соответствующего накопителя 1.При возникновении в первом накопителе 1 (левый на чертеже) одиночной ошибки блок управления 11 разрешает пропуск на выход 10 информационного слова с второго накопителя 1. При устойчивом повторении ошибки при считывании информации в одном н том же разряде из накопителей блок 11 запоминает номер отказавшего накопителя и номер отказавшего разряда, Номер отказавшего накопителя определяется при помощи блоков свертки 7, номер отказавшего разряда - при помощи блока 8 поразрядного сравнения. Блок 11 вырабатывает...

Номер патента: 590833

Опубликовано: 30.01.1978

Автор: Вершков

МПК: G11C 29/00

Метки: запоминающее, защитной, информации, оперативное

...вход элементов И 11, производя запись в накопитель 1 информации, находящейся на регистре числа 5, т, е, запись поступившего операнда.Если при передаче адреса возникает неисправность, которая выявляется блоком обнаружения неисправности 7, то сигнал с выхода этого блока включает блок коррекции режима 9. В этом случае, также как и прп исправной работе, содержимое ошибочно адресованной ячейки выбирается из накопителя 1 и устанавливается на регистре числа 5 и дополнительном регистре 8, При этом, если искаженный адрес поступает в операции считывания информации, то сигнал с шины чтения 17 передается блоком коррекции режима 9 на вход элемента ИЛИ 13 и первый вход элементов И 10. В результате срабатывания элемента ИЛИ 13 в выходные шины 16 пз ОЗУ...

Номер патента: 591966

Опубликовано: 05.02.1978

Автор: Култыгин

МПК: G11C 29/00

Метки: автоматическим, восстановлением, запоминающее, работоспособности

...блоков памяти 2-4, вторыевходы элементов И 6-8 соединены с соответствующими шинами управления 10,со входами инверторов 11-13 и с первыми входами элементов И 14-16. Выходы,элементов И 6-8 через элемент ИЛИ 17соединены со входом Запись блока памяти 5, выход которого соединен совторыми входами элементов И 14-16. Выходы блоков памяти 2-4 соединены с первыми входами соответствующих элементов И 18-20, вторые входы которых соединены с выходами инверторов 1113. Выходы соответствующих элементов И 14-16 и 18, 19, 20 объединены элементами ИЛИ 21-23.При нормальной работе блоков памяти 2-4 на всех шинах управления 10 потенциалы соответствуют логическому нулю. В соответствии с этим запер 30 ты элементы И 6-8 и 14-16, а элементы И 18-20 открыты, так...

Номер патента: 595795

Опубликовано: 28.02.1978

Авторы: Городний, Зверев, Корнейчук, Марковский, Миргородская, Небукин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...и дальше па блокОпар " жени нПоое 8. ;ОС 11 ОшООК 11 ст, с 1 исЛО СР 23 с ПСРСД 2 СТСЯ 12 БЫХОДПОй РЕГИСТР 9;З 5 в случае пал).:ч 5 Ошибк 1, число поступает навыходноЙ рс.гистр 9:ср)3 блок коррекцииошибок 10 дс ош.ба усрапястся.;1,я того, чтобы при последующих обраще 1:5 х к от(.завшси ячейке, сч тывасмое чис.Д),О нс содс)жа.О ОНН 100, нсооходи)О Оосспечитзапись -:ого числа в ичеОщисся псправЫс резерв ыс ра: ряды.ДЛ 51 ОО 2)Ч)ПЯ ОКс 132 ЬШНХ Раз)ЯДОВ ИЗрегистра 5 ьт"2 авпчуо ячейку накопитсля 1записываетсябрГПьш код считаш оо ч 1 сласить,засгс 5; 1:,а .от ж 1 регистр 5, иа региС) 1)С .1:Бхо.1,Г 5: 3 ЭО БРС 15 ПР 51 МОИ 1(ОД СЧИТс,1:1 ОЧ) 1.,) 2. С. Л".,12 Об)иар)Спи. ОТ 232 В:)1 х раКд. СОБпадсни 0 содержи.10 ГОод 01:)с Ых разрядов...

Номер патента: 595796

Опубликовано: 28.02.1978

Авторы: Анискевич, Сафаров

МПК: G11C 29/00

Метки: буферное, запоминающее, самоконтролем

...воздсиствисм потенциала прямого выхода этогожс триггс 1 эа, В соответствии с этим потенциалс прямого выхода Ю-риггсра 2, подается навход элемента 11 10, следующий сигнал записи по входии Н 1 ш е след) ющсго разрядапост 1 наст на Ь-вход Ю-триггера 2. ЕслиЮ-трпГср 2. нс исправен, т. е, нс переходитсдш;ич:шс состояние, то ири отс тствииэлементов И 6 - -9, элсмсна, задержки, допол;штелиного Я 5-триггеры 11, буферное запоминающее устройство выходит из строя, таккык НОд 212 О 1;редОГО снг;11 па и;1 Я 5-триГгср2 з второго разряда возмож;1 а лишь тогда, когда ЯЬ-трпГср 2 находится в единичном состоянии.Второй сш;1 ал записи во 2-и разряде регистра 1 через элемент 3 задержки попадает навход элемента И о, который открыт за счетгОтоицпала, поступ...

Номер патента: 597010

Опубликовано: 05.03.1978

Авторы: Голоборщенко, Леневич, Силуянов

МПК: G11C 29/00

Метки: матриц, памяти

...работает следующим образом.Блок управления 6 выдает по программеодин или несколько циклов, запись-считывание информации по всем адресам контролируемой матрицы 20. Записанная и считаннаяинформация сравнивается в блоке выявлениясбоев 5.При совпадении записанной и считаннойинформации сигналы совпадения поступают навход счетчика 13 и единичный вход триггера 14. При этом с выхода триггера 14 на входэлемента И 15 подается разрешающий потенциал. Кроме того, по линии управления работой блока 3 выдается сигнал, запрещающийего работу, а также нулевое состояние счетчика 10, соответствующее отсутствию сбоев,передается на вход дешифратора 11, который,в свою очередь, осуществляет установку триггера 7 в единичное состояние.Счетчик 13...

Номер патента: 600618

Опубликовано: 30.03.1978

Авторы: Бандуровская, Городний, Корнейчук, Сосновчик

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...подается на входы дешифратора 3, на выходе которого вырабатываетсясигнал, по которому производится обращениек запрашиваемой ячейке накопителя 5.Содержимое запрашиваемой ячейки (кодО, если ячейка пустая, или какой-либо другой, хранящийся в накопителе 5 код) по сигналу с блока 12 управления через .регистр 7слова поступает на блок 8 обнаружения ианализа неисправностей накопителя. Затем свыхода регистра слова через блок 10 кодирования - декодирования, элементы ИЛИ 11считанное содержимое ячейки накопителя 5перезаписывается в ту же ячейку накопителяи вновь считывается через регистр 7 слова наблок 8 обнаружения и анализа неисправностей накопителя. В блоке 8 происходит определение, в каких разрядах запрашиваемойячейки накопителя имеет место...

Номер патента: 601762

Опубликовано: 05.04.1978

Авторы: Березюк, Квурт, Козлов, Кудрявцев, Лябин, Сутягин, Хижняк

МПК: G11C 29/00

Метки: накопителей, оперативных, полупроводниковых

...определяющих проверку полупроводникового оперативного накопителя по определенному алгоритму. Адресный блок по,командам блока управления формирует адреса накопителя, в,которые записываются или с которых считываются данные. Блок формирования данных в зависимости от команд блока управления формирует записываемые, данные, сравнивает их со считываемой из накопителя 2) Авторы изобретения Б. М Л. В, Хижчены,к выходам блока управления ого соединен с выходом блока срав60 02 Г 1 Г4Л4 СО й1 Составитель В, РудаковТехред И. Рыбкина Корректор В. Гутман Редактор Л. Утехина Заказ 115/219 Изд,124 Тираж 734 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5Подписное Тип. Харьк....

Номер патента: 602995

Опубликовано: 15.04.1978

Авторы: Конопелько, Лосев

МПК: G11C 29/00

Метки: запоминающее

...с выходом вспомогательного триггера. Выход элемета И 26 соединен с первыми входами двух45 элементов И 28, Вторые входы элементов И 28 соединены с шиной управления, Вторые входы сумматоров по модулю два соеодинены с выходами триггеров. Сигнальные гходы триггеров и элементов И соединены50 с третьими числовыми шинами 29 накошмтеля (контрольных строк и столбца); третьи разрядные шины 30 соединены со вторым блоком коррекции.В режиме записи информации на устройст . во подаются сигналы по шинам 10 и 12. При этом происходит возбуждение вторых числовых шин 2 и первых разрядных шин 5 в соответствии с кодами адресов, поступивших на входы дешифраторов 3 и 6, Вторые разрядные шины 13 опрашиваемой строки накопителя 1 передают информацию в блок14...

Номер патента: 602996

Опубликовано: 15.04.1978

Авторы: Карпенков, Маслов

МПК: G11C 29/00

Метки: магнитных, накопителей

...блок формирования сигналов иидикации и блок опорных напряжений, выходы которого подключены ко входам анализаторов 30электрических параметров, вход блока формирования сигналов индикации соединен с выходом блока формирования испытательныхсигналов, а выходы - со входами блока беотоковой коммутации и блока индикации один Эбиз входов дополнительного анализатора электрических параметров подключен к выходурелейного матричного коммутатора а выход -к блоку управления.На чертеже изображена блок-схема предложе нного устройства,Устройство содержит блок генераторов1, блок счетчиков 2, блок дешифраторовадреса 3, релейный матричный коммутатор4, подключаемый к проверяемому магнитному накопителю 5 распределительный блокЭ6, вход 7 которого...

Номер патента: 604036

Опубликовано: 25.04.1978

Авторы: Корнейчук, Небукин, Слипченко, Ульрих

МПК: G11C 29/00

Метки: запоминающее, резервное

...работы одинаков при обрагцении клюбому из накопителей 6.Итак, при обращении к накопителю 6 содержимое регистра 2 поступает на регистр 7 ина регистр 5 накопителя 6, а на регистр 16поступает слово с регистра 18 через элемен 25 тц ИЛИ 17 (при записи) или ничего не поступает (при чтении). При обращении к накопителю 6 всегда производится предварительноечтение, а затем запись любого нового слова,либо считанного слова (для восстановления).Предварительно чтение производится для определения того, является ли ячейка исправнойили отказавшей. Блок 12 в регистре 11 анализирует специальный индикаторный разряд(или группу разрядов), указывающих на наличие или отсутствие отказов в ячейке, и вы 35 дает соответствующий сигнал в блок 30. Установка...

Номер патента: 607281

Опубликовано: 15.05.1978

Автор: Култыгин

МПК: G11C 29/00

Метки: запоминающее, информации, исправлением, ошибок, считывании

...подлеяагцая записи в накопитель 9, поступает в обычном двоичном коде на регистр числа 1, разделенный на группы, например, по два разряла в каждой. Двухразрялный код с выходов соответствующих разрядов 2 и 2 регистра числа 1 определяет номер вьс,"равной выходной шины дешиф ритора 3. Импульс с этой цины подается на соответствующую шину входного комбинатор- ного переключателя 4, имеющего четыре входа и выхода, Для опрелеленности рассматривается линейный трансформаторный комбинаторный переключатель, схема которого приведена на фиг. 2. В данном случае импульс с выбранной шины дешифратора 3 полается на одну из вьхолных обмоток 17 переключаптеля. В сил обратимости переключателя при подаче импульс на одну из выходных обмоток на входных обмотках...

Номер патента: 607282

Опубликовано: 15.05.1978

Авторы: Закиров, Кутушева, Латыпов

МПК: G11C 29/00

Метки: блоков, памяти, постоянных

...на входы 9, а сигналы с выходов 6 поступают на входы .11 элементов 2 И-ИЛИ 7, При этом иа выходах 12 элементов 2 И-ИЛИ 7 устанавливается код адреса, соответствующий выходам 5 счетчика 2, т. е. 00.00, С обоих блоков памяти 13 и 18 производится считывание соответствующей этому адресу информации, которая с выхода каждого нз них .доступает па соответствующие входы блока сравнения 15, вырабатывающего при различии сравниваемых данных выходной сигнал, поступающий на блок индикации 6.При идентичности считанной с обоих блоков..13 и 18 информации на выходеблока сравнения 15 сигнал не вырабатывается и импульсгенератора 1 меняет состояние счетчика 2 на,3единицу, т. е. на. выходе 3 нулевого разрядасчетчика 2 устанавливается запрещающий...

Номер патента: 607283

Опубликовано: 15.05.1978

Авторы: Колосков, Колотов

МПК: G11C 29/00

Метки: блоков, памяти

...2 снимается импульс разрешения на прохожде-. ние через элемент И 8 импульсов 22 с выхода 18 источника управляющих импульсов 1, а также через элементы И 9 и 1 О соответственно импульсов 23 н 24 с выходов19 и 20 источника управляощих импульсов 1, только в етном цикле работы устройства (см. фиг. 2),С другого выхода счетного триггера 2 на :лемент И 6 подается импульс разрешения на прохождение импульсов 24 с выхода 20 источника управляющих импульсов 1 только в нечетном цикле, Импульсное напряжение 22 временной диаграммы с выхода 18 источника управляющих импульсовпоступает на вход формироватеЛя 3, которыйв каждом цикле формирует ток через дешифратор 2 в информационных проводах 13. блока памяти 11, прошивающих разрядные сердечники 14 в...

Номер патента: 608201

Опубликовано: 25.05.1978

Авторы: Гогин, Красноперов, Станина, Шадрина

МПК: G11C 29/00

Метки: магнитных, пленок, цилиндрических

...4 соединены с выводами солецоидот 1 5, выполненных с шагом, равным половицедлины участка для ЦМП для хранения одного бита информации.Коммутатор 4 содержит плати б и 7 с контактами 8,1 - Вл, 9,1 - 9,п, 10,1 - 11 уп и 11,1. - 11.п, где п, - число выводов соленоидов Ь.Контакты 8.1 в ,п и 11.1 - 11 п соединены соответственно со входам коммутатора 4, контакт .1 О.1 - с контзктом 9.3, контакт 10,2 - с контактом 9,4 и т.даконтакты 9.1 - 9.п подключены к выходам 12,1 - 12 п; коммутатора 4, соединенным с выводами 13.1 - 13.ц солеион. дов Ь,.Устройство работает следующим образом; Коммутатор 4 ставится в положение, при котором замыкаются контакты 8.1 и 9,1, 10.1Составитель В. РудаяТехред О. ЛуговаяТираж 77 орректор Д. Мельннченк1...

Номер патента: 608202

Опубликовано: 25.05.1978

Авторы: Корнейчук, Май, Небукин, Слипченко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...8 через элементы ИЛИ 9 по. лается в блок 10.Контрольные разряды ири этом поступают из регистра 1 в элементы И 2. Еслч слово считывается нэ накопителя 3, то контрольные разряды без разворота проходят через элементы И 12, а если слово считывается иэ накопителя 4, то контрольные разряды разворачиваются, т. е, п-ый разряд занимает место 1-го разряда, и - 1-ый разрял занимает место 2-го разряда и т, д, Слова из элементов И 12 поступают через ИЛИ 13 в коммутатор 14. При считывании слова из накопителя 3 по содержимому регистра 23 блок 26 определяет количество необходимых контрольных раэрядов. По соответствующим сигналам из блока 26, которые через элементы ИЛИ 27 поступают в коммутатор 14, коммутатор разре-. шает выдачу только контрольных...

Номер патента: 610180

Опубликовано: 05.06.1978

Авторы: Пермяков, Рачков

МПК: G11C 29/00

Метки: блоков, памяти

...элемента И 10 и через элемент задержки 11 к первому входу третьего элемента И 12. Выход регистра эталона 13 подключен к четвертЬму входу блока памяти 1 и к второму входу блока сравнения 4, вц-. ход которого подключен и первому входу элемента И 9. Входы регистров 8 и 13, триггера режима 14 и второй вход датчика 6 подключены к выходу блока ввода 5. Единичный выход триггера режима 14 подключен к первому входу элемента И 10, а нулевой - к третьему входу элемента И 9. Выход элемента И 10подключен к второму входу объекта контроля 1, а выход элемента И 9 - ко входу установки в О триггера неисправности 15. Вход установки в 1 триггера 15 и первый вход элемента ИЛИ 16подключены к цепи Пуск 1. Выход триг-Огера неисправности 15 подключен ко...

Номер патента: 611257

Опубликовано: 15.06.1978

Авторы: Давыдов, Матышев, Штолик

МПК: G11C 29/00

Метки: оперативной, памяти

...юПри проверке совместной работы ОП иЗУКП в каждом цикле обращения к ОЗУ происхоцит обращение к обоим типам памяти,Цикл обращения состоит из такта чтения и такта записи. В такте записи производится запись 5информации по одним и тем же кодовым шинам7 записи в ОП и ЗУКП, Коды информации дляОП и ЗУКП различные, Под управлением синхро-,сигналов из распределителя 13 моменты эаписядля ЗУКП и ОП разнесены во времени внутри 30такта, Вначале производится запись кодаключа памяти, а затем осуществляется запись информации в ОГЙРегистр адреса 1, управляемый блоком,3, определяет адрес ячейки памяти, к которой производится обращение,.Информация свыходов регистра адреса 1 передается в запоминающее устройство.по кодовым шинам 2адреса,Информация на запись...

Номер патента: 612287

Опубликовано: 25.06.1978

Авторы: Белов, Воронин, Исламов, Подунаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...в одну сторону каждого последующего считанного числа отйоснтельно предыдущего иа и, разрядов и т, д, Сумматор 5 предназначен для получения циклических контрольных сумм или сумм по модулю два. Для получения второй, третьей и т. д.контрольных сумм сумматор 5 имеет цепи циклического сдвига, которые управляются блоком 7 задЪния циклов суммирования, Сумматор 5 имеет индикацию, что позволяет производить контроль блока постоянной памяти Э при отсутствии в последнем контрольных констант. Блок 7 задания циклов ЗЗ суммирования предназначен для организациивторого, третьего и последующих циклов суммирования, при которцх вырабатываются импульсы циклического сдвига содержимого сумматора 5 на п, разрядов при втором суммировании, иа пз разрядов прн...