G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 847377

Опубликовано: 15.07.1981

Авторы: Алдабаев, Белов, Дербунович, Диденко, Загарий, Конарев, Литкевич, Ручинский

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...адресную 12 и управляющую 13 шины. Устройство имеет информационные вход 14 и выход 15 и контрольный выход 16. Входы регистра 1 адреса соединены с адресными шинами 12 устройства, одни из выходов - со входами дешифратора 2 и управляющими входами первого коммутатора 4, а другие выходы - с адресными входами накопителя 3. Стробирующие 50 входы накопителя 3 подключены к соответствующим выходам дешифратора 2, а выходы - к информационным входам первого коммутатора 4, выход которого является информационным выходом 15 ы устройства, Первый вход второго коммутатора 9 подключен к выходу первого коммутатора 4 и первому входу элеменФормирователь 10 контрольных сигналов представляет собой схему сверт. ки, например, по модулю 2, и формирует два...

Номер патента: 849308

Опубликовано: 23.07.1981

Авторы: Каткова, Мхатришвили, Папина, Фокин

МПК: G11C 29/00

Метки: вблоках, информации, коррекции, памяти, постоянной

...массиву, размером в 4 слова, соответствует определенный разряд второго блока памяти.При этом первым 8-ми массивам соответствует 1,8 разряды, вторым 8-ми массивам 916 разряды, третьим 8"ми массивам 18 разряды второго слова и т.д. При этом, в случае внесения коррекции в одно слово или несколько слов любого массива ПЗУ. (где корректируемое слово обозначается. знаком - х), в соответствующие адрес и разряд второго блока 2 памяти записывается "1, а в противном случае "О". Кроме того, каждое слово блока 2 памяти для каждых изупомянутых восьми разрядов, содержит адрес в блоке 1 памяти первого из корректированных массивов, т,е. из числа указанных 8-ми массивов.На адресные шины 8-11 и шину 12 уст ройства в корректируемый блок 7 постоянной памяти...

Номер патента: 849309

Опубликовано: 23.07.1981

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, матричного, самоконтролем, типас

...со вторыми входами сумматоров, 35, выходы которыхподключены к первым входам элементовИ 35, вторые входы которых соединеныс выходом второго элемента И 20. 1 О Одни из входов блока 17 подключены соответственно к выходам блока 13, шинам 23 и 24. Другие входы блока 7 подключены соответственно к выходу элемента НЕ 18 и второму входу эле мента И 36, к одному из выходов дешифратора 12 и первым входам элементов ИЛИ 11, вторые входы. которых соединены с другими выходами дешифратора 12. Одни из входов элементов И 15 2 о соединены с шинами 23 и 24, другие - соответственно с выходом элемента И 36, выходами элементов ИЛИ 14, с одним из выходов дешифратора 12 и входом элемента НЕ 18, выход 31 сумма" 25 тора 29 является выходом...

Номер патента: 855738

Опубликовано: 15.08.1981

Авторы: Карпухин, Коекин

МПК: G11C 29/00

Метки: запоминающее, обнаружением, одиночных, ошибок

...накопитель б, блок 7 контроля группу элементов ИЛЙ 8, выходной регистр 9 числа, первый элемент. И 10, второй элемент И 11, элемент ИЛИ 12, блок 13 управления, информационный выход 14.Запоминающее устройство с обнаружением одиночных ошибок работает , следующим образом.При записи информационное слово с входного регистра 2 числа поступает на формирователь 3 контрольного разряда, вырабатывающий старший разряд адреса, сигнал с которого через первый элемент И 10 и при наличии управляющего сигнала записи с блока 13 управления и элемента ИЛИ 12 совместно с сигналами с младших разрядов адресного регистра 1 поступает на вход адресного дешифратора 4, где вырабатывается сигнал записи информации с входного регистра 2 числа в накопители 5 и б, а...

Номер патента: 855739

Опубликовано: 15.08.1981

Авторы: Богомолов, Иванов, Кнышев, Скибинский, Сливицкий, Чекаловец

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...выходу устройстваПервыйвыход второго формирователя 4 импульсов соединен с четвертым входом блока 8 ан,ализа, второй выход - с пятым 40 входом блока 8 анализа и первым входом.первого элемента ИЛИ 5, а третийвыход - с первым входом второго эле-,мента ИЛИ 6. Первый вход третьегоэлемента ИЛИ 7 подключен к третьемувыходу первого формирователя 3 импУльсов, Выходы элементов ИЛИ 5,6 и7 соединены соответственно со входами блока 16 ввода-вывода информации. Вторые входы элементов ИЛИ 5,6 5 р и 7 и выход блока 8 анализа являются соответственно вторым, третьим ичетвертым входами и вторым выходомустройства. При этом блок 8 анализа выполнен содержащим первый 17 ивторой 18 триггеры, элемент И 19 исхему 20 сравнения.Выход схемы 20 сравнения подключен к...

Номер патента: 858115

Опубликовано: 23.08.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...двоичного числа, выходы которого подключены к одним из входов блока сравнения, информационные выходы сумматора соединены с другими входами бло-,ка, сравнения, выход которого соединен с вы ходом устройства, введен счетчик, вход которого соединен с выходом переноса единиц.сумматора, а выходы счетчика соединены ссоответствующими входами сумматора,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируемыйблок постоянной памяти Л, сумматор 2,счетчик 3, блок сравнения 4, блок установки контрольного двоичного числа 5и шину разрежения сравнения 6.Устройство работает следующим образом.При подаче на вход блока памяти Лпоследовательно изменяемого кода ацреса и импульса запроса с выхода блокапамяти...

Номер патента: 858116

Опубликовано: 23.08.1981

Автор: Гроссет

МПК: G11C 29/00

Метки: магнитных, накопителей, носителях, подвижных

...устройство информация поступает по 1 байтно в параллельном коде и преобразуется блоком .записи 6 в последовательный код для записи в накопитель при помощи магнитной головки 3 (фиг. 1). После преобразования очередного байта информации формирователь сигналов запроса 1 выдает сигнал запроса, свидетельствующий о необходимости получения следующего байта информации,В пакетах накопителей нв магнитныхдисках часто одна сторона одного диска полностью используется для записи служебной информации-инхросерии. Эту сторону5 8581 диска называют синхроповерхностью. В запоминающих устройстввк на магнитнык дисках несколько магнитных головок соединены вместе и устанавливаются позиционером нв один цилиндр, Синхроголовка при этом установлена нв...

Номер патента: 858117

Опубликовано: 23.08.1981

Авторы: Петренко, Сахно, Сухин, Фокин

МПК: G11C 19/00, G11C 29/00

Метки: регистра, сдвига

...в него входной информации. Одновременно сигналзаписи поступает. на второй вход реверсивного счетчика б, устанавливаяего в режим "сложение", и открываетэлемент И 3, через который входная 50информация, представленная двоичнымкодом (кодограммой), записываетсяв регистр 1, а через элемент ИЛИ 5поступает на счетный вход реверсивного. счвтчика б, который осуществляет 55подсчет единичных импульсов, поступающих в составе кодограммы на вход регистра 1. 4После окончания приема в регистр кодограммы сигнал записи снимается и в счетчике .б устанавливается код, соответствующий количеству единиц кодограммы, принятой в регистр 1. Для считывания кодограммы из регистра 1 на шину .9 подается сигнал считывания который через элемент ИЛИ открывает элемент И...

Номер патента: 858118

Опубликовано: 23.08.1981

Автор: Нагаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...информация с сумматора 5и информационного регистра 4, и происходит сравнение полученной суммыи контрольной константы. При положительных результатах сравнения блокомуправления 3 выдается сигнал на прибавление 1 в счетчик 7. Дешифратор 8по состоянию выходных разрядов счетчика 7 через установочные входы адресного регистра 1 фиксирует разрядадреса в 1. Во втором цикле суммирования происходит перебор адресовнакопителя 2 при фиксированном значении первого разряда адреса.Полученная при считывании суммасравнивается с новой константой, ив счетчик 7 прибавляется 1. В результате этого дешифратор 8 во второмразряде адресного регистра 1 фиксирует 1. После получения и сравненияаналогичным образом и+1 суммы формируются суммы при фиксации в...

Номер патента: 858119

Опубликовано: 23.08.1981

Автор: Кирпичев

МПК: G11C 29/00

Метки: ассоциативное, запоминающее

...может быть представленас учетом установки соответствующихзначений коэффициентов усиления вформирователях 10 и 11 в разрядах,имеющих ненулевое значение информации, в следующем виде(основная)0001011000001, 1, 1 (дополнительная) - 00001 0000000000,2ходе регистра опроса 4, например, кода000000001111100, кроме пороговыхэлементов 12, относящихся к третьейи к М-й ячейкам,.срабатывает такжепо суммарному значению признаковыхсигналов и пороговый элемент 13,относящийся к третьей ячейке н запрещающий .ее считывание, в результате чего в выходной регистр 18 будетсчитайо содержимое только М-й ячейки. 5 8581101 001 1 000011 111100, 3 1 дополнительная). - О 000001011100000М оонояная ) - 1 000000000 1 а 1 100, Й(лополннтальная - О00000011000000,...

Номер патента: 862239

Опубликовано: 07.09.1981

Автор: Булычев

МПК: G11C 29/00

Метки: блоков, памяти

...1 не выдает импульса обращения на выход 3 устройства и на вход делителя частоты 4, регистр адреса 5 и формирователь 7 выдают начальные коды на информационный вход 9 поступает из контролируемого блока памяти начальный код, триггер 11 установлен в единичное состояние, счетчик 13 - в нулевое состояние (цепи установки устройства в исходное состояние на чертеже не показаны) .На время контроля всего массива проверяемого блока памяти подается на управляющий вход 2 устройства импульс запуска, по которому генератор импульсов 1 выдает импульсные сигналь 1, которые поступают на выход 3 и используются в качестве импульсов обращения к проверяемому блоку памяти, и одновременно через делитель частоты 4 на вход 6 регистра адреса 5, работающего в...

Номер патента: 866578

Опубликовано: 23.09.1981

Авторы: Аржеухов, Виноградова, Киселев, Лобода

МПК: G11C 29/00

Метки: магнитных, накопителей

...ключ20 группу элементов 21 И,регистр 22,и группу элементов 23 И.Блок 7 коммутации содержит группыэлементов И 24-26 и группу элементов27 ИЛИ,Блок 9 коррекции содержит (фиг,3)элементы ИЛИ 28, элементы задержки29, одноразрядные регистры ЗО.Формирователь 8 содержит элементы И 31, элемент ИЛИ 32, регистры33, элементы И 34, триггер 35, элемент ИЛИ 36 и элемент. задержки 37,На Фиг, 4.1 изображены сигналы,подаваемые на вход устройства (заштрихованы пропавшие при воспроцэведении иьпульсц)на фиг. 4,2 предста-,влены результаты суммирования по модулю два воспроизведенных импульсов,.которые получаются в каждом из блоков 21 на Фиг. 4,3 изображены сигналы опшбки 5 опкоторыевырабатыва"ет формирователь 3; на фиг. 4.4 изобРажен сигнал ошибкиш,1...

Номер патента: 868841

Опубликовано: 30.09.1981

Авторы: Ламовицкая, Семаков

МПК: G11C 29/00

Метки: блоке, исправления, ошибок, памяти

...модуля памяти, при этом, крайние выходы сумматоров 1-5 считаютсясмежными. А вторые входы указанныхэлементов И. 10-17 подключены к выходусоответствующего индикатора неисправностей 6-9,Принцип действия устройства основан на использовании свойств кода, определенного проверочной матрицей указанного вида. Для обеспечения возможности исправления ошибок, каждое записанное в памяти слово содержит 2избыточных, или контрольных, разряда,для которых отводятся два иэ общегочисла Й модулей памяти. Контрольнаячасть слова образуется в соответствиис информационной частью слова и проверочной матрицей, так, чтобы длякаждой строки матрицы контрольная сумма по модуль два всех разрядов слова,указанных положением единиц в этойстроке, при отсутствии ошибок...

Номер патента: 868842

Опубликовано: 30.09.1981

Авторы: Зайцев, Семаков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...только нО, или только 111".15 Недостатком этого устроются ограниченные функцион можности. турные затраты, снижаюти быстродействие устрой ния - повьппение быстежности устройства да максимальное число86884 умма информационной части считанного слова со всеми составляющими вектора компенсации дефектов, т,е. восстанавливается исходное слово,В предлагаемом устройстве одинаковое запаздывание всех сигналов, равное времени прохождения сигнала через два последовательных двухвходовык сумматора, достигается при построении устройства иэ Ь(2 а+1) таких сумматоров. 1 О Использование предлагаемого изобретения наиболее целесообразно в памяти с преобладанием режима считывания, построенной из полупроводниковых 1 Б интегральных запоминающих элементов,...

Номер патента: 868843

Опубликовано: 30.09.1981

Авторы: Автономов, Дроздов, Дятлов, Мамонов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...вход .которого подключен к выходу переполнения счетчика 8. Входсброса триггера 9 соединен ео входомсброса анализатора 15 и с одним из выводов ключа 16, другой вывод которого соединен с шиной 5 нулевого потенциала. Прямой выход триггера 9 и выход переполнения счетчика 10 соединены со входами элемента ИЛИ-НЕ 11, выход которого соединен с управляющимвходом генератора 1. Анализатор 15представляет собой сдвигающий регистр 10с линейными обратными связями черезсумматор по модулю два, к выходам которого через дешифраторы присоединены алфавитно-цифровые индикаторы (непоказаны). Тактовым и сбросовым входами сигнатурного анализатора являются соответственно тактовый и сбросовый вход сдвигающего регистра, аинформационным входом - дополнительный...

Номер патента: 868844

Опубликовано: 30.09.1981

Авторы: Булгаков, Вариес, Власова, Култыгин

МПК: G11C 29/00

Метки: запоминающее, контролем

...запоминающих элементов, возникших в процессе эксплуатации. Адреса дефектных запоминающихэлементов заранее известны,По этим адресам в первом дополнительном накопителе 3 хранятся номерадефектных запоминающих элементов. дефекты запоминающих элементов, которые допускаются в основном накопителе 2,могут быть двух типов: выход запоминающего эйемента постоянен и равен 1 и выход запоминающего элементапостоянен и равен О, Типы дефектов запоминающих элементов заранее известны и хранятся в одноразрядном второмдополнительном накопителе 7. Первый 3и второй 7 дополнительные накопителимогут быть выполнены в виде одногоблока постоянной памяти и не содержатдефектных элементов.Запоминающее устройство работаетследующим образом., Адресный блок 1 формирует...

Номер патента: 875468

Опубликовано: 23.10.1981

Авторы: Волох, Лашев, Синельник, Статылко

МПК: G11C 29/00

Метки: запоминающих, матриц

...на переход кследующему и т.д. 35 40 50 55 60 65 25, формироватфля 28 к усилителюсчитывания 6 при ручном или автоматическом режиме работы устройства,и управления работой блока 10.Узел 25 осуществляет измерениеамплитуды импульсов токов с генераторов 8 тока и выдачу результа-.тов измерения на десятичную индикацию и на сравнение.эоомиоователь 28 Формирует импульсы калибрационного напряжения,амплитуда которых пропорциональна коду,поступающему с формирователя 30, задающего код порога при ручном режи:ме работы, и монотонно увеличивающиеся импульсы калибрационного напряжения с дискретностью 0,1 мВ от0 до 19,9 мВ в автоматическом режимеработы устройства.Схемы 26 и 29 сравнения выполняют сравнение кодов эталонного значения, поступающих с...

Номер патента: 875469

Опубликовано: 23.10.1981

Автор: Гаврилов

МПК: G11C 29/00

Метки: блоков, памяти, полупроводниковой

...при считывании из которых покрайней мере один раз было обнаружено несоответствие требуемой реакции,Он начинается с установки генератора 2 в исходное состояние, мультиплексоров 18 и 9 на передачу сигналовсоответственно с регистра 14 и генератора 2. В нулевое состояние устанавливаются счетчик 10, накопитель 11 ирегистр 15. Все разряды регистра 19устанавливаются в единичное состояние.40 ячейки, и устройство переходит на второй этап локализации неисправностей.Второй этап начинается с установки в нулевое состояние регистров 22и 23, а всех разрядов регистра 15в единичное состояние. Генератор 2начинает вырабатывать специальную ТП,предназначенную для локализации неисправностей 2-го типа.На втором этапе генератор 2 вырабатывает...

Номер патента: 875470

Опубликовано: 23.10.1981

Авторы: Дерий, Дичка, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...входурегистра 2. Управляющий вход дешифратора 4 и управляющие выходы схемыб сравнения и дешифратора 4 соединены соответственно с другими выходом и входами блока 9,Устройство работает следующимобразом.пусть используется корректирующкйфкод мощности к , под которойаодраэумевается способность корректирующего кода исправлять ошибкиот 1 до КЧисло, подлежащее записи в накопитель 1 и предварительно закодированное, поступает на первый регистрчисла 2. В режиме контрольной записи .код с первого регистра числа 2записывается в накопитель 1 и счи Если в маркерных разрядах - кодф01 , содержимое первого регистрачисла 2 передается в блок 7, гдепроизводится декодирование числа,в результате которого определяютсяпотери подлежащих коррекции разрядов,...

Номер патента: 875471

Опубликовано: 23.10.1981

Автор: Комаров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...вход выходного регистра 3. При этом происходит восстановление правильной информации.Блок 4 управляет работой устройства с автономным контролем в следующих режимах:а) режим контрольной записи, кото. рый состоит иэ 2 циклов; записи и считывания при исправной ячейке накопителя и из трех циклов; запись, считывание и запись (инвертированной информации и "1" в контрольном разряде) при неисправной ячейке накопителя;б) режим считывания записанной,в накопитель информации (необходим адин цикл считывания);в) режим записи - считывания, который совмещает два предыдущих режима работы.На вход блока управления подается признак ошибки при сравнении кодов записываемого числа в режиме контрольной записи.Признак завершения режима контрольной записи...

Номер патента: 875472

Опубликовано: 23.10.1981

Автор: Комаров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...выходом 14устройстваЭлемент 8-2 И-ИЛИ 7 имеетвыход, являющийся выходом 15 устрой- ЗОства. Выход элемента ИЛИ 8 подключенко входу 16 счетчика 9,Устройство работает следующим образомПри составлении микропрограмм, хра нимых в блоке 3 постоянной памяти,выделяют две наиболее часто повторяющиеся или наиболее важные комбинации,в микропрограмме и производят кодирование контрольных разрядов блока 3 40постоянной памяти. Если обозначитьединичное состояние дешифраторов 4 и5, выделяющих первую и вторую кодовыекомбинации микропрограмм, соответственно через 6 и Н, то в контрольныеразряды блока 3 заносится последовательность из двух "1" (1,1) всякийраэ, когда на выходе дешифратора 4появляется сигнал 6 , последовательность из двух "О" (О,О) ,...

Номер патента: 875473

Опубликовано: 23.10.1981

Автор: Сорокин

МПК: G11C 29/00

Метки: магнитных, сердечников

...входу логического блока 13. Выходы интегратора 10 и вспомогательного генератора 12 ступенчатого напряжения подключены соответственно к первому и второму входам переключателя 7, выход которого подключен ко второму входу схемы 11 сравнения, третий вход которой соединен с выходом стробирующего блока б. Вход формирователя 1 прямоугольных импульсов подключен к выходу измерительного блока 5, а выход - к третьему входу переключате- ля 7, четвертый вход которого соединен с другим выходом генератора 2 перемагничивающих импульсов тока. Второй выход переключателя 7 соединен совходом стробирующего блока б. Основной генератор 4 ступенчатого напряжения (фиг 1) состоит иэ счетного регистра 15 с цифровой индикацией, логических-ключей 1 би 17 и...

Номер патента: 875474

Опубликовано: 23.10.1981

Авторы: Екимов, Иванов, Сайкович, Станин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...более подробно дваслучая, имеющих место при считыванииинформации иэ накопителя. Первый случай, когда в считываемой информацииошибки нет. В этом случае сигнал совторого выхода 14 блока 5 контролячерез минимально необходимое время,затрачиваемое для проверки информации на чвтность поступает в Формирователь 8, формирующий сигналы сопровождения, подготовленный к работеимпульсом,с седьмого выхода 15 блока7 управления, разрешающим прием ин 10 формации потребителя по сигналу сопровождения исправной информации свыхода 1 б формирователя 8.фактически фронт выдачи сигналасопрсвождения безошибочной информа 45 ции является началом следующего цикла считывания, но при этом учитывается сигнал обратной связи анализаошибки на входе...

Номер патента: 877621

Опубликовано: 30.10.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...входом и выходом устройства, входы сумматора прямой контрольной суммы являются информационными входами устройства, введены сумматор обратной контрольной суммы,и коммутатор, одни из входов которогоподключены ко входам, а другие входык выходам сумматора прямой контрольной суммы, выходы коммутатора соединены со входами сумматора обратнойконтрольной суммы, выходы которогоподключены ко входам второй группывходов схемы сравнения.На чертеже представлена функциональная схема предлагаемого устрой, ства,Устройство содержит контролируемый блок 1 постоянной памяти, сумматор 2 прямой контрольной суммы,коммутатор 3, сумматор 4 обратной контрольной суммы, схему 5 сравнения игруппу 6 регистров контрольных чисел.Выходы регистров контрольных чисел...

Номер патента: 877622

Опубликовано: 30.10.1981

Авторы: Болдырев, Гойденко, Лихачев, Якушев

МПК: G11C 29/00

Метки: блоков, интегральных, памяти

...сравнения поступает в блок 4 управления, который формирует сигнал "Брак" или "Годен". Всесигналы, формируемые блоком 4 управления, синхронизируются генератором 50 2 сигналов,формирование адреса ячейки проверяемой памяти прокэводится впервом регистре 8 адреса сигналами блока 4 управления согласно алгоритмамвыполняемых программ путем добавления вычитания "единицы" иэ содержимого перваго регистра 8 дадреса или обмена информации со вторым 9, третьим 1 О,7 877622 8емой памяти, затем осуществляетсяпоследовательный перебор ячеек с вы-полнением для каждой из них операции запись единицы - чтение единицы - запись нуля, - чтение нуля, после чего производктся запись фона"единиц" во все ячейки проверяемойпамяти с последующим последовательным...

Номер патента: 879654

Опубликовано: 07.11.1981

Автор: Айнштейн

МПК: G11C 29/00

Метки: кольцевого, регистра, сдвига

...обратной фазой сдвигающихимпульсов.Использование предложенного устройства позволяет обнаруживать ошибкилюбой кратности и производить контроль при высокой частоте сдвигающихимпульсов. 1 О Формула изобретения 3 8И, второй вход которого подключен йвыходу элемента ИЛИ-НЕ. Входы элемента ИЛИ-НЕ соединены с выходамидополнительного элемента И, входы ко.торого соединены с информационнымивходами устройства,На чертеже изображена функциональная схема предложенного устройства.Оно содержит дополнительный элемент И 1, элемент ИЛИ-НЕ 2, основнойэлемента И 3, элемент НЕ 4 и шинусдвига 5.Устройство работает следующим образом.Если на кольцевом сдвиговом регистре (на чертеже не показан) присутствует одна и только одна единица,то в каждый момент...

Номер патента: 879655

Опубликовано: 07.11.1981

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...сравнение, считанная информация поступает на выход устройства, Одновременно в каждом такте происходит считывание начально записанной информации из дополнительных накопителей 6 в регистры 7 и ее перезапись обратно по тем же адресам,Для осуществления этого условия дополнительные накопители 6 должны обладать большим быстродействием, чем накопители 1, а рлок управления 8 должен вырабатывать из сигнала запрос ЭВМ второй, сдвинутый во времени, запрос дополнительных накопителей 6. Возможно также использование в качестве дополнительных накопителей. БИС ОЗУ, в которых предусмотрен дополнительный режим работы считывание-модификация-запись.В. случае неисправности одного из накопителей 1 произойдет несовпаде5 879655 6ние информации хотя бы в одном...

Номер патента: 881873

Опубликовано: 15.11.1981

Авторы: Андреев, Корытный

МПК: G11C 29/00

Метки: анологовое, запоминающее

...усилителей, что является при)3 чиной низкой точности.Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, которое содержит усилитель, конденсатор и три перекидных ключа, подвижные контакты первого и второго перекидного ключей подключены к обкладкам конденсатора, подвижный контакт третьего - к входу усилителя, один изнеподвижных контактов первого перекидного ключа подсоединен ко входуустройства, один из неподвижных контактов второго - к выходу усилителя,один из неподвижных контактов третьего - к общей шине, другие неподвижные контакты первого и третьегоперекидных ключей соединены междусобой, другой неподвижный контактвторого перекидного ключа соединен собщей шиной 2 1. Недостатком...

Номер патента: 881874

Опубликовано: 15.11.1981

Авторы: Бородин, Константиновский

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...цикле из блока задания циклов суммирования 8, числа считываются и суммируются в сумматоре 3, После того, каквсе числа, подлежащие суммированию40в очередном цикле, обработаны, по сиг.налам управления, поступающим изблока управления 7, производится определение контрольных разрядов вформирователе контрольных разрядов45по модулю 3 и запись из через коммутатор 4 в соответствующие разрядыблока сравнения 5, адреса которыхзадаются блоком задания циклов суммирования 8 и управляются через ком- .мутатор 4. Сумматор 2 после этогообнуляется по сигналу из блока управления 7 и начинается следующий циклсуммирования. После заполнения всехразрядов регистра блока сравнения 5в нем производится сравнение полученного кода с контрольным числом,поступающим из...

Номер патента: 881875

Опубликовано: 15.11.1981

Авторы: Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...и вторые входьсхем сравнения 13 подключены к выходам первого коммутатора би сумматора9 соответственно, Третьи входы схемсравнения подключены к выходу генератора тактовых импульсов 10. С выходов схем сравнения 13, являющихсяодними из выходов устройства, снимаются сигналы неисправности.Работа запоминающего устройствапроисходит следующим образом.Адрес ячейки, к которой необходимообратиться, записывается в регистр1, в один из разрядов 2 которого эаносится признак обращения к первому3 или второму 4 рабочему блоку памяти. Если обращение производитсяк блоку 4, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8, коммутатора 11 и схемы сравнения 13.Одновременно на сумматор 9 поступает информация, считанная па...