G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 974414

Опубликовано: 15.11.1982

Авторы: Беспалов, Будовский, Мироненко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...схемы формирователя контрольных признаков, блока управления и перестраиваемого преобразователя кодов соответственно,Запоминающее устройство с автономным контролем (фиг. 1) содержит блок 1 задания режимов, коммутатор 2, регистр 3 приоритетов, формирователь 4 контрольных признаков. Управляющие входы коммутатора 2 и регистра 3 являются управляющими входами 5 и 6 устройства, Устройство также содержит блок 7 управления, усилители 8 считывания, адресный 9 и числовой 10 блоки, элемент И 11. Усилители 8 имеют выходы 12, являющиеся информационными выходами устройства, Устройство содержит также первый 13 и второй 14 накопители. Блоки 9 и 10 подключены к адресному 15 и информационному 16 входам устройства, Устройство включает...

Номер патента: 976478

Опубликовано: 23.11.1982

Автор: Лавров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...на вторые входысхемы 2,При этом разрешение на записьчисел в накопитель 1 формируется посигналам на шине "Запрос" 14, поступающим с рассчитанным на определенное количество сбоев максимально допустимым периодом следования.При уменьшении количества сбоевили их отсутствии период следованияэтих сигналов может уменьшаться доминимально допустимой величины, задаваемой быстродействием накопителя 1.Устройство работает следующим образом,При подаче сигнала на шину "Запрос" 14 запускается формирователь11, Формирующий сигнал записи с еговыхода по переднему фронту входногосигнала, сбрасывается счетчик 13 изапускается формирователь 6, длительность импульса которого определяет число возможных циклов записии контроля (при условии постоянногопоявления...

Номер патента: 980165

Опубликовано: 07.12.1982

Авторы: Конопелько, Сухопаров

МПК: G11C 29/00

Метки: дефектных, запоминающее, коррекцией, памяти, элементов

...записи информации на соответствующие шины устройства подаются сигналы разрешениязаписи 11, записи 12 и управления 13.При этом происходит возбуждение шиндешифраторов 3 и 4 в соответствиис кодом адреса опрашиваемого элемента 2 памяти матрицы 1. Возбужденнаяшина дешифратора 3 подключает элементы 2 памяти матрицы 1 выбранного слова к разрядным шинам 10. Одновременнопроисходит сравнение входного адресаопрашиваемого разряда, поступающегона входы 15 с информацией о дефектных разрядах, содержащейся в матрице 16,Если опрашивается исправный основной разряд матрицы 1, управляемыйэлементами И 7, то на выходах 18матрицы 16 появляются нулевые сигналыкоторые устанавливают на выходе эле-"мента ИЛИ-НЕ 19 единичный сигнал,а на выходах 21 элементов И 20...

Номер патента: 980166

Опубликовано: 07.12.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: оперативной, памяти

.... счетчика 9 подсчитывают заполнение 2 разрядов счетчика 9. Триггер 10 сигналом с инверсного выхода блокирует Формирование счетной "единицы". в счетчик строк Формирователя 1, а сигналом с прямого выхода разрешает Формирование счетной "единицы" (по ВИ 1) в счетчик столбцов формирова" теля 1. Контролируемый адрес сохраняется в Формирователе 1 в течениевремени между сигналами ВИЗ и ВИ 1,а обращение к накопителю осуществляется между сигналами ВИ 1 и ВИЗ, что5исключает обращение к контролируемой ячейке памяти. При полном переборе адресов столбцов ячеек памятипроисходит заполнение Г разрядовсчетчика 9, что приводит к формированию сигнала на втором выходе де 10 шифратора 11, действие которого описано выше. В период...

Номер патента: 982097

Опубликовано: 15.12.1982

Авторы: Закиров, Латыпов, Матвеев, Чирухин

МПК: G11C 29/00

Метки: блоков, памяти, постоянных

...которой нодключены к выходам 5 счетчика 2, а выходк "входу 20 разрешения чтения эталон ного блока памяти, единичный выход 4нулевого разряда счетчика 2 подключенк входу 21 разрешения сравнения блока15 сравнения.Устройство работает следующим образом,Перед началом контроля проверяемогоблока 18 производится запись информации, соответствующей проверяемому блоку, в эталонный блок 13, если в качестве такого блока используется оперативное запоминаюшее устройство. Записьинформации производится с помощью управляющей ЭВМ. Она возможна также слюбого другого стандартного устройстваввода и, наконец, с аналогичного проверяемому постояшлого блока памяти, предварительно прошедшего проверку и принятого, таким образом, за эталонный.После окончания записи...

Номер патента: 982098

Опубликовано: 15.12.1982

Авторы: Борисов, Кузнецов

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...накопителя и45 первому выходу коммутатора, а другой вход является одним из управляющих входов устройства, одни из входов блока декодирования и входы Формирователя сигналов некорректируемой ошибки подключены к выходам формирователя50 контрольных сигналов, вход которого и другой вход блока декодирования соединены с выходом второго регистра.На чертеже изображена Функциональная схема запомйнающего устройства с исправлением ошибок.Устройство содержит адресный блок 11 первый регистр 2, служащий для 8 4хранения входной информации, блок 3кодирования, накопитель 4, второй регистр 5, служащий для коррекции инФормации, формирователь б контрольныхсигналов, выполненный в виде двухуров.невого генератора синдрома ошибки,блок 7 декодирования,...

Номер патента: 982099

Опубликовано: 15.12.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекции, ошибок, цепей

...соответственнона регистр 1 и регистр 2, Информационные сигналы с регистра 1 поступают на вход . шифратора 5. При отсутствии ошибок в считанной инфор-мации и правильной работе шифратора5 контрольные сигналы, сформированные шифратором 5, полностью совпадают с сигналами, хранимыми в регистре 2, Соответственно на выходах схефо мы 6 сравнения все сигналы должныбыть равны нулю, и при правильнойработе схемы 6 сравнения и дешифра"тора 9 на третьем выходе последнегодолжен быть сигнал единицы (выбран Я нулевой выход дешифратора 9), Еслиже при считывании произошла ошиб-ка, то на выходах схемы б сравнениясигналы отличны от нуля, т,е. Форми982099 бв четвертой графе - смысловоезначение соответствующих сочетанийзначений сигналов в первых трех гра-...

Номер патента: 982100

Опубликовано: 15.12.1982

Авторы: Батырев, Нуров, Павлов, Пасенков, Черенков

МПК: G11C 29/00

Метки: памяти

...зт блока 3 управления генератор, случайных чисел вырабатывает независимые простейщие случайные потоки двоичных сигналов со средним зна 50 чением щ и среднеквадратическим отклонением 0, Тактовая частота генера.тора 1 соответствует рабочей частоте контролируемого полупроводникового ОЗУ, Экспоненциальное распределефф ние простейиих случайных потоковнаиболее близко соответствует характеру распределения информационныхпотокбв в реальных условиях работы ОЗУ,5. -9821Далее случайные потоки двоичных: сигналов поступают на блок 2, который по команде с блока 3 управления, в зависимости от типа контролируемого ОЗУ, организует временные задержки по каждому каналу для Формирова; ния требуемой временной диаграммы контроля. Крома того, блок 2 реализует...

Номер патента: 983757

Опубликовано: 23.12.1982

Авторы: Дудалев, Колосков, Шебеко

МПК: G11C 29/00

Метки: памяти

...третий 15 коммутаторы, выполненные программируемыми, Второй коммутатор 14 может быть выполнен, например в виде наборного поля,Устройство работает следующим образом.Входная информация со входов 3синхронно, с частотой, определяемой 35генератором 1 и счетчиком б, поступает через элементы И 2 в элементы 1 "памяти. Счетчик 5 и дешифратор 4обеспечивают последовательное;заполнение всех элементов 1 памяти. Считы вание каждого бита информации, поступающей в заданный разряд каждогозаранее заданного элемента 1 памяти,производится с помощью регистра 8.При этом номер разряда, который следует считывать из элементов 1 памяти, устанавливается с помощью программируемого коммутатора 14. Импульсыс выходом дешифраторов 11 или 4, открывая для записи...

Номер патента: 985830

Опубликовано: 30.12.1982

Авторы: Цуканов, Энтин

МПК: G11C 29/00

Метки: оперативной, памяти

...информационных разрядов 18 коммутаторе 9. Блок 8 формирует контрольный код четности, который В пря" один из контрольных разрядов 17коммутатора 9,Далее работу устройства удобно рассматривать В двух режимах,ПВРВый режим,.Если в коде Входной информации количество нулей не превышает полови ны дЛины слова, то дешифратор 7 вы" дает по инверсному выходу управляю" щий сигнал на другие Входы коммутатора 9, который пропускает Входную и контрольную информации в прямом коде через выходы 26 в оперативную па" мять 21,. где она записывается в прямом коде, Кроме того, по выходам 26 в оперативную память 21 поступает.еди"5 985ничная информация с инверсного выходадешифратора 7.При считывании информации из опе"ративной памяти 21 поступает на регистр 1,...

Номер патента: 985831

Опубликовано: 30.12.1982

Авторы: Друз, Савин, Солнцев

МПК: G11C 29/00

Метки: памяти

...сумматора 30 для первогобайта с числом О) . Значение суммы поступает в регистр 31. Запись информации в регистр 31 производится им" пульсом, который формируется форми" рователем 25 по заднему Фронту сигнала сопровождения информации. С выхода регистра 31 код суммы подается навходы сумматора 30 для суммированияего со следующим байтом информации,на входы элементов И ф, которыеработают только з режиме записи, ина входы коммутатора 17. При отсутствии ошибок каждый байт информациипоступает через элементы 35 задержки,открыты элементы ЗАПРЕТ 36 и элементы ИЛИ 2 М по выходам 8 на информационные входы блока 39 памяти. Записьинформации в блок 39 памяти произво"дится синхроимпульсами "Записать",которые поступают по входу 10 от канала, Информация...

Номер патента: 991516

Опубликовано: 23.01.1983

Авторы: Гаврилов, Ленский, Товба

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...столбца, то к ячейкам строки блок 1 разрешает передачу на входы сумматоров 11 и 12 кода сосчетчика 2 или через элементы И 9 или через элементы И 10.При Формировании третьего и чет-. вертого тестов передача кода через элементы И 10. запрещается, При обращении к тестируемой ячейке блок 1 запрещает. передачу кода,со счетчика 2 через элементы И 9 и 10 на входы сумматоров 11 и.12, устанавливая на этих входах код, состоящий из всех нулей. На адресные выходы устройства при этом передается код со счетчика 6. Для инвертирования кода адреса тестируемой ячейки блок 1 устанавливает на выходах элементов И 9,и 10 код, Состоящий из всех единиц, обеспечивая передачу на адресные выходы устройства инверсного кода состояниясчетчика 6.Для обеспечения...

Номер патента: 999114

Опубликовано: 23.02.1983

Авторы: Бондаренко, Брянцев, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...и в случае ошибки выдает сигнал на входы элементов И 7 и на вход элемента И 35. Кро- ме того, считанная информация анализируется элементами И 12 и элементами ИЛИ-НЕ 21 по синхронизирующему их срабатыванию, второму стробирующему сигналу, поступающему на третий вход 38 устройства. В случае отсутствия неисправности в трактах считывания на входах и выходах элементов И 12 и ИЛИ-НЕ 21 соответственно будут комбинации сигналов, представлены в табл,1.Таблица99911" Табли ца 2 Элементы И 12 Элементы ИЛИ-НЕ 21 Выход Входы Выход Входы Тракты считывания Элемент И 16Состояние Трегистрачисла послеисправленияоцибки Элемент И 13Верно Сбой Вхо- Выходы ды Вхо- Выходы ды ВыхоВхо- Выходы ды Входы РС СС 1 2 1 2 1 о оо 1 о ао о о а 1 0 0 0 Гф 1 1 1 О1. 0 0 11 0...

Номер патента: 999115

Опубликовано: 23.02.1983

Авторы: Евстафьев, Твеленев, Фомин, Швалев

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...в устройство для защиты информации в блоках памяти при отключениипитания введен нелинейный элемент,один вывод которого соединен с выходом резервного источника питания,а другой - с входом первого формирователя выходных сигналов,На чертеже изображена функциональная схема предлагаемого устройствадля защиты информации в блоках памяти при отключении питания, 26Устройство содержит резервный источник 1 питания, переключатель 2,формирователь 3 сигналов блокировки,управляющие входы 4, предназначенныедля подачи сигнала "Выбор микросхемы",Бвход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый 1 1 и второй 12 формирователи 56выходных сигналов, нелинейный...

Номер патента: 1001180

Опубликовано: 28.02.1983

Авторы: Федорцов, Шуть

МПК: G11C 29/00

Метки: памяти

...между ячейками памяти, относящимися к одному К - разрядному числу машинному слову) или иначе, ячейками, имеющими общий адрес (фиг. 2). Строки таблицы 1 содержат.Ф -разрядные двоичные коды чисел от 0 до К, где Ф= ООК. Строки таблицы 2 инвертированы по отношению к строкам таблицы 1Тест заключается в последовательной записи по каждому адресу памяти двоичных К-разрядных кодов, составляющих столбцы таблиц 1 и 2, Так,двоичный код первого столбца таблицы 1 проверяет наличие параэитного влияния нечетных разрядов(1,3,5 и т,д.)на четные0,2,4 и т.д.). Если междупервой и второй ячейками памяти одного К-разрядного слова (числа) будетзамыкание, то при первой проверкезаписи,первого столбца) во вторуюячейку запишется ложная единица,Столбцы таблиц...

Номер патента: 1001181

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...16 контролируемой оперативной памяти,Устройство работает следующим об-разом.Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресовобеспечивает получение прямого и инверсного теста "Дождь".Переполнение счетчика. 3 адресов 4 Оозначает прохождение одного малогоцикла. Импульсы переполнения счетчика3 адресов подсчитываются счетчиком 4циклов, Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнениясчетчика 4 циклов подсчитываются счетчиком б. На время последнего малогоцикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сиг Онал на элемент И 14, на который черезкоммутатор 10 и коммутатор 13 в случае прохождения прямого теста "Дождь",поступают считанные из выбранногоразряда...

Номер патента: 1001182

Опубликовано: 28.02.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...устройства коммутаторы 12 подключают к входу регистра 3 выходы элементов И 21 либо выходы элементов ИЛИ 22 в зависимости от управляющего импульса на входах 18, поступающего с выхода счетчика 9. В исходном состоянии все элементы устройства. обнулены ( цепи обнуления не показаныи сигнал "0" на входах 18 коммутаторов 12 подключает к входу регистра 3 выходы элементов И 21. Блок 1 вырабатывает тактовую последовательность импульсов на выходе 15. В первом подцикле счетчики 5 и 10 работают синхронно от одних и тех же тактовых импульсов блока 1. При этом на входах сумматора 11 коды - одинаковые, а на его выходе - низкий уровень. По окончании подцикла формирователем 7 выделяется задний Фронт импульса с выхода триггера б и на элементе И 8...

Номер патента: 1001183

Опубликовано: 28.02.1983

Авторы: Бабаев, Бакакин, Митрофанов, Толчинский

МПК: G11C 29/00

Метки: блоков, памяти, параметров

...5) элемент ИЛИ 63 и элементы ИЛИ 64 - 66.Блок задания эталонных напряжений содержит ( фиг. 6) коммутатор 67 и стабилизаторы 68 - 70 напряжения.Формирователь эталонных кодов содержит фиг. 7) элементы ИЛИ 71 - 73 и элементы И 74 - 82, выполняющие Функции шифратора, количество которых определяется разрядностью числа и количеством кодов, необходимых для работы устройства.На фиг. 7 обозначены входы 83 питания формирователя.Устройство работает следующим образом.Последовательность видов измерения параметров задается счетчиком 6 (Фиг, 1). Переход к следующему виду измерения производится изменением его состояния вследствие прибавле ния единицы, поступающей с формирователя 7 на вход счетчика б, или путем ввода параллельного кода на вход блока...

Номер патента: 1003149

Опубликовано: 07.03.1983

Автор: Малышев

МПК: G11C 29/00

Метки: записываемой, информации, оперативную, память

...иэ ячеекмассива, связанный поразрядно с усилителями блока 7 индикации, к выходам которых подключены светодиоды Размер массива и разрядность слова,записываемого в ячейку ОЗУ 12, определяют необходимое число элементовв коммутаторе 6 и блоке 7 индикации.Предлагаемое устройство работаетследующим образомНа наборном поле датчика 13 (фиг.2) устанавливается начальный адрес массива ячеек ОЗУ 12, предназначенногодля отображения на блоке 7 индикации.Значение начального адреса черезкоммутатор 15 записывается в регистр16, а также поступает в блок 7 дляотображения. Ключ 14 из положения"Начальный адрес" устанавливается вположение "Размер массива", при этом выход датчика 13, на котором набирается размер массива отображения, коммутатором 15 подключается...

Номер патента: 1003150

Опубликовано: 07.03.1983

Автор: Власов

МПК: G11C 29/00

Метки: оперативной, памяти

...образом.Работа устройства начинается с 25 начальных установок. В блоке 1 спомощью переключателя 15 и триггера17 устанавливается начальный режимпроверки ОЗУ (запись или считывание)а с помощью переключателя 14 и тригзо гера 16 устанавливается режим переадресации последовательный прямойили реверсивный "галоп", обращениек одной или произвольной паре ячеек,На счетчике адреса 7 формиируетсянацальный адрес провеРяемой ячейкипамяти, который поступает на входФормирователя 9. В формирователе 2формируется код числа для записи вОЗУ, В этот начальный момент работыустройства сигналы с генератора 10импульсов не проходят через элементИ 11 на элемент 12 задержки, таккак триггер 13 находится в нулевомсостоянии. После начальных установок 45триггер 13...

Номер патента: 1003151

Опубликовано: 07.03.1983

Авторы: Быценко, Мищенко

МПК: G11C 29/00

Метки: записи, запоминающее, информации, контролем

...распределителя импульсов соединен с выходом блока местного управления, адругие выходы подключены соответствен 151 4но к входам регистра числа, Формирователя сигналов записи и регистра адреса.На чертеже представлена Структурная схема предлагаемого устройства.Устройство содержит накопительблок 2 местного управления, блок 3контроля, регистр 4 числа, распределитель 5 импульсов, формирователь 6сигналов записи, элемент И 7, регистр8 адреса, дешифратор 9 адреса. Устрой.ство имеет входы 10-12 и выходы 13и 14,Устройство работает следующим образом,По сигналам на входе 10 блок 2местного управления синхронизирует ргботу устройства в процессе записи.По сигналам от блока 2 распределитель5 Формирует последовательность синхронизирующих импульсов, с...

Номер патента: 1005192

Опубликовано: 15.03.1983

Авторы: Алексеев, Исаев, Огнев, Розанов, Сильвестров

МПК: G11C 29/00

Метки: запоминающее, обнаружением, отказов

...блоком 3 и поступающего на вход триггера 58.Цикл записи в режиме диагностирования не отличается от цикла записи в рабочем режиме.При считывании на одни входы схемы 8 сравнения подается образцовое тест-слово из формирователя 2, а на другие входы через мультиплексор 7 считываемая иэ блоков 1 памяти информация. Схема 8 сравнения выдает на выход "1 ф в разрядах, где произошло несравнение; и-разрядные груп пы выходов схемы 8 сравнения соединены со входами элементов ИЛИ 9, н если в группе есть хотя бы одна "1 ф, то в разряд регистра 10, соответствующий данной группе (или блоку 1 памяти), записывается ф 1". Одновременно элемент И 19 также вырабатывает сигнал "1 ф и в регистр 11 записывается адрес блоков 1 памяти, ,образующих одно слово...

Номер патента: 1005193

Опубликовано: 15.03.1983

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...микросхеме памяти данного слова единичный блок информации.П р и м е р 1 ; Пусть М = 16, Ь = 4, и = 16 , Й = и = 4, т е.4при построении накопителя с длиной слова в 16 разрядов используется четыре ИМП с четырьмя шинами записи-считывания каждая и пусть в накопитель записывается информация 1000 1100 0010 1111.Тогда в контрольные разряды записывается информация 1001, так как100011000010 11111 0 0 1 по модулю два,а в 6 контрольные. разряды,ваписывается информация 0001, так как только в четвертом блоке записи подлежит единичное слово.Таким образом, в накопитель заносится слово 1000 1100 0010 11111001 0001,В режиме считывания йнформациивыходные данные по шинам 9, 10, 14подаются на блок 11 контроля и одновременно на элементы и 13. Блоком...

Номер патента: 1010659

Опубликовано: 07.04.1983

Авторы: Горшков, Фомин

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...записываетсяв накопитель 3 и считывается иэнего на,регистр 6Код с регистра бпоступает на сумматоры 16 по модулюдва, где формируется кодовая комбинация для подтверждения или коррекции содержимого соответствующейячейки памяти призиаковой части 8 .фнакопителя 7. Необходимость этогообусловлена тем, что за.время,прошедшее с,момента записи кодовойкомбинации в признаковую часть 8накопителя 7, в ячейке памяти могли 35отказать еще некоторые разряды.Одновременно код с регистра б поступает на коммутатор 11, с помощьюкоторого производится занесениеразрядов слова из регистра 5, соответствующих отказавшим разрядамячейки памяти, в функциональнуючасть 9 накопителя 7. Затем иэ ячей-.ки накопителя 3 производится считывание прямого кода слова на...

Номер патента: 1010660

Опубликовано: 07.04.1983

Авторы: Закиров, Латыпов, Матвеев, Низипов, Чирухин

МПК: G11C 29/00

Метки: оперативной, памяти

...генератор 11 сигналов, счетчик 12,формирующий номер проверяемого ЗУ,триггер 13, второй мультиплексор 14,предназначенный для мультиплексирования выходов контролируемых ЗУ, ипереключатели 15.Устройство работает следующимобразом,В цикле записи формирователи 1и 2 и блок 3 управления в соответствиис алгоритмами выполнения проверочныхтестов ( "бег", "шахматный", "галоП"и т.д.) вырабатывают соответственноадреса памяти, по которым записываются тестовые слова, сигналы управления и сами тестовые слова для записи в проверяемую оперативную память ЗУ. Коды адресов, сигналы управления и коды тестовых слов черезусилители 7-9 поступают соответственно на входы адреса, управления и записи всех проверяемых ЗУ, в которыеодновременно и в соответствии...

Номер патента: 1014041

Опубликовано: 23.04.1983

Авторы: Криворотов, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...И 8, втОрой счетчик 9, предназначенный для счета подциклов третий счетчик 10, имеющий разряд. ность п+1) и предназначенный для формирования теста типа "Адресный кодф, сумматор 11 по модулю два, основание 12 и дополнительные 13 коммутаторы.На фиг. 1 обозначены второй 14 и третий 15 выходы блока управления, выход 16 элемента И, четвертый 17 и пятый 18 выходы блока управления.Устройство содержит также дешифратор 19 строк, дешифратор 20 столбцов, группу элементов И 21, элемент ИЛИ 22 и элемент НЕ 23, предназначенные для Формирования теста, типа "Бегущая диагональ".На фиг. 1 показан также контроли. руемый блок 24 оперативной памяти.На Фиг. 2 обозначены запоминающие ячейки 25-40 с первой по шестнадцатую в матрице размером шестнад. цать бит...

Номер патента: 1014042

Опубликовано: 23.04.1983

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее

...Выходы 33 блока 8 коррекцииошибок, информационные входы 34, информационные выходы 35 и управляющийвыход 36.Блок 11 контроля содержит элементИЛИ 37, элементы И 38-40 и последовательно соединенные сумматоры 41по модулю два.Единичный сигнал на выходе элемента ИЛИ 37 говорит о наличии ошибки в считываемом слове, т,е. о том,что синдром 5 не равен нулю (5 у 0).Единичный сигнал на выходе 22 блокауказывает на то, что в слове произошла ошибка кратности один (с=1)при 5 ь 0, Синдром 540 и нулевой сигнал на выходе 22 указывает на появление ошибки кратности два (с=2)Единичный сигнал ;а выходе элементаИ 39 разрешает выдачу хранимогопризнака в регистре 12 на выход 26при опросе слова, содержащего двойную ошибку (с=2), и с хранимым синдромом первой...

Номер патента: 1015386

Опубликовано: 30.04.1983

Авторы: Белалов, Рудаков, Саламатов, Чалчинский

МПК: G06F 11/30, G11C 29/00

Метки: памяти, проверки, схем

...выходу регистра контрольной информации, информационный выход которого связан с второй группой информационных входов коммутатора, перваягруппа информационных входов регистра контрольной информации соединена с группой информационных выходов узла формирования синдромов, вторая группа информационных входов регистра контрольной информации связана с первой группой информационных входов устройства, подключенных к соответ" ствующим входам входного регистра, вторая группа информационных входов устройства подключена к соответствующим входам. управляющего регистра.На фиг. 1 представлена структурная схема устройства для проверки схем контроля памяти; на фиг. 2- функциональная схема деаифратора кода операций; на фиг. 3 - функциональная схема...

Номер патента: 1018151

Опубликовано: 15.05.1983

Авторы: Маркарян, Чахоян

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...с входом блока управления и у является выходом устройства, выходыпервого и второго дешифраторовподключены соответственно к однимнз входов элементов ИЛИ, введенытретий и четвертый преобразователикодов, третий дешифратор и сумматоры,причем входы третьего преобразователя кодов соединены с другими выходамиформирователя контрольных сигналов,один из выходов которого являетсяуправляющим, выходы третьего преобразователя кодов подключены к одним извходов первого сумматора, другие вхо-ды которого соединены с выходами первого преобразователя кодов и однимииэ входов второго сумматора, другиевходы которого подключены к выходамвторого преобразователя кодов, а выходы - к одним из входов первогодешифратора и третьего сумматора,выходы которого...

Номер патента: 1018152

Опубликовано: 15.05.1983

Авторы: Луговцов, Луговцова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...подключены к первым входам элементов И первой группы и к одним входам элемента И, одни выходы адресного регистра подключены к одним входам сумматора и к вторым входам элементов И первой группы, выходы которых подключены к первым входам элементов ИЛИ, другие выходы первого регистра подключены к первым входам элементов И второй группы, вторые входы которых подключены к другим выходам адресного регистра, выходы элементов И второй группы подключены к вторым входам элементов ИЛИ, выходы которых подключены к входам дешифратора, выход блока контроля подключен к другому входу элемента И, другие входы сумматора подключены к выходам второго регист 1 эа, входы которого являются управлякщими входами устройства.На чертеже изображена функциональ....