Динамическое запоминающее устройство с коррекцией ошибок

(19) 511 4 С 11 С 29/О ПИС Е ИЗОБРЕТЕНИЯ Н АВТОРСНО свидетель модулю два.накопитель 1 2 в него контроль лю два и контро коррекции ошибо тель 2 бита дос неполного слова ьство СССР /00, 1976. тво СССР 9/00, 1985. ществляется за один цикл и сопровождается записью в него контрольныхразрядов по модулю 2 и записью внакопитель 2 инверсного значения бита достоверности. При считывании взависимости от значения бита достоверности в работу включается блок14 контроля по модулю два или блок 3формирования синдрома ошибки, Вовремя регенерации в зависимости отзначения бита достоверности происходит восстановление бита достоверносольных разрядовкоррекция (приной ошибки и заткорректировант авиль Хэмми х ко по код необхо а ости) одинокопитель 1 в ной инрмации. 2 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОБРУБОК(57) Изобретение относится к вычислительной технике, в частности к динамическим запоминающим устройствам (ДОЗУ)с коррекцией ошибок. Цель изобретения - повышение быстродействия ДОЗУ.Устройство содержит накопители 1 и 2,блок 3 формирования синдрома ошибки,регистры 4 и 5. числа, коммутаторы б,7 и 8, счетчик 9, регистр 10 адреса,.дешифратор 11, блок 12 управления,формирователь 13 контрольных разрядов по модулю два и блок 14 контроля апись полного слова опровождается запись ых разрядов по модуьных разрядов для и записью в накопиоверности. Запись в накопитель 1 осу3 1522293 4 Изобретение относится к вычисли"тельной технике и может быть использовано в динамических запоминающихустройствах (ДОЗУ) с коррекцией ошибок.Цель изобретения - повышение быстродействия динамического запоминающего устройства с коррекцией ошибок.На Фиг. 1 представлена структурная 10схема устройства; на фиг. 2 - схемаблока управления,ДОЗУ (фиг. 1) содержит первый ивторой накопители 1 и 2, блок 3 формирования сйндрома ошибки, первый 4и второй 5 регистры числа, первый 6,второй 7 и третий 8 коммутаторы, счетчик 9, регистр 10 адреса, дешифратор11, блок 12 управления, формирователь13 контрольных разрядов,но модулю два,20.блок 14"контроля по модулю дваВходы 15 и 16 являются соответ:ственно информационным входом и выхо"дом устройства, вход 17 - адреснымвходом устройства, входы 18-20 - уп.равляющнми входами устройства, выход21 - выходом. неисправимой ошибки устройства.Блок 12 управления .(Фиг. 2) содер. жит элемент ИЛИ 11, таймер-генератор23, триггеры 24-26, элементы И 27и 28, счетчик 29, постоянное запоминающее устройство (ПЗУ) 30.Устройство работает следующим образом. 35 Сигнал "Запись" по управляющему . входу 18 или сигнал "Считывание" по уиравляющему входу 19 устройства поступают через элемент ИЛИ 22 на установочный вход триггера 24 и запоми наются на нем. Аналогичным образом сИгнал запроса на регенерацию, чоступающий с таймера-генератора 23, запоминается на триггере 25. Сигнал а выходов этих триггеров подаются 45на входы КЯ-триггера 26, который выполняет Функцию арбитра, определяя внешнее (режим "Запись" или "Считывание") или внутреннее (режим "Регенерация") обращение к памяти. В исходном состоянии выходы триггеров24 и 25 находится в состоянии "0", а оба выхода триггера 26 - в состоянии "1", и сигнал с выхода элемента И 28 запрещает счет тактовых импульсов, поступающих на вход счетчика 29 с таймера-генератора 23. При обращении к памяти на одном из выходов триггера 26 формируется сигнал низкого уровня, разрешающий работу счетчика 29 и формирование управляющих сигналов на выходах ПЗУ 30.В режиме запись данные с информационного входа 15 через регистр 4 числа и второй коммутатор 7 под управлением сигнала с выхода блока12 управления поступают на информационный вход накопителя 1, а также на информационные.входы-выходы блока 3 формирования синдрома ошибки и вход формирователя 13 контрольных разрядов по модулю два, формирующих соответственно контрольные разряды по коду Хэмминга и контрольные разряды по модулю два на входах контрольных разрядов накопителя 1, 1На информационный вход накопителя 2 с входа 20 признака записи неполного слова через элемент И 27 поступает, низкий уровень при записи слова и высокий уровень нри записи неполного слова Накопитель 2 имеет такую же емкость, как н накопитель 1, но одноразрядную организацию, н служит для хранения бита достоверности контрольных разрядов по коду Хэмминга.Адрес с адресного входа 17 устройства через регистр 10 адреса н первый коммутатор 6 поступает на адресные входы накопителей 1 и 2 ина вход дешифратора 11. Под воздействием уп" равляющих сигналов с,второго и шестого выходов блока 12 управления производится запись информационных и контрольных битов в накопитель 1, а также запись "0" нли "1" в накопитель 2 соответственно при отсутствии или наличии признака записи неполного слова на входе 20 признака записи неполного слова 20. Таким образом, любая запись в ДОЗУ осуществляется за один циклеВ режиме "Считывание" данные с выхода накопителя 1 поступают в блок 14 контроля по модулю два и через второй коммутатор 7 - в регистр 5 числа. В зависимости от значения бита достоверности, считанного из накопителя 2, в устройстве осуществляется либо контроль по коду Хэмминга, либо контрольпо модулю два. Если бит достоверности имеет нулевое значение, то при наличии на третьем выходе блока 3 Формирования синдрома ошибки сигнала одиночной ошибки второй коммутатор 7 переходит в третье состояние, блок 3 Формирования синдро5 152229ма ошибки корректирует ошибку и выдает корректную информацию черезвторой регистр 5 числа на информационный выход 16 ус гройства.5При наличии на первом выходе блока 3 формирования синдрома ошибкисигнала неисправимой ошибки он передается через третий коммутатор 8 навыход 21 и на вход признака неисправимой ошибки блока 12 управления.В этом случае считанная информацияне корректируется, а передаетсячерез второй регистр 15 числа наинформационный выход 16 и сопровождается сигналом ошибки на выходе 21.Если битдостоверности имеет единичное значение, то производится прямая передача считанной информациичерез второй коммутатор 7 и регистр 205 числа на информационный выход 16устройства. В случае обнаружения оди.ночной ошибки блоком 14 контроля по,модулю два считанная информация сопровождается сигналом .ошибки на выходе 21 неисправимой ошибки устройства,В режиме "Регенерация" блок 12управления сигналом с первого выходаподключает через первый коммутатор 6на адресные входы накопителей 1 и 2 ивход дешифратора 11 содержимое счетчйка 9. Под воздействием сигналовс. второго,.четвертого, пятого и шестого выходов блока 12 управления и сигналов с .выхода дешифратора 11 происходит считывание информации из накопителя 1 в блок 3 формирования синдрома ошибки через второй коммутатор7 и считывание бита достоверностииз накопителя 2, 40Если считанный бит достоверностиимеет нулевое значение и отсутствует.сигнал о неисправимой ошибке на выходе 21 устройства, то при появлениина входе признака корректируемой : 45ошибки блока 12 управления сигналаодиночной ошибки производится коррекция информации блоком 3 формированиясиндрома ошибки и запись откорректированных данных и контрольных разрядов в накопитель 1. При появлениисигнала о неисправимой ошибке сбойная.ситуация сохраняется в накопителе 1. 3 6случае блоком 14 контроля по модулю два, то формируются новые контрольные разряды по коду Хэмминга и по модулю два и производится перезапись информационных и контрольных разрядов в накопитель 1. В накопитель 2 при этом записывается нулевое значение бита достоверности, определяемое низким уровнем сигнала на инверсном выходе триггера 26, а следовательно, и навыходе элемента И 27 и информационном входе накопителя 2. При появлении сигнала об ошибке на выходе 21 признака неисправимой ошибки устройства перезапись отменяется для сохранения сбойной ситуации..Таким образом, в устройстве во время регенерации производится периодическое исправление одиночных ошибок при нулевом значении бита достоверности, что исключает накопление ошибок сбойного характера, или восстановление контрольных разрядов по коду Хэмминга, ставших недействительными после операции записи неполного слова, при единичном значении бита достоверности, с последующей установкой этого бита в илевое со- . стояние. Это позволяет вьцтолнить операцию записи неполного слова за один цикл, что .повышает быстродействие устройства. Формул аДинамическое запоминающее устройство с коррекцией ошибок, содержащее первый накопитель, регистр адреса, счетчик, первый и второй коммутаторы, дешифратор, блок управления и первый регистр числа, вход которого является информационным входом устройства, а выход первого регистра числа соединен с первым информационным входом. второго коммутатора, выход которого подключен к первому информационному входу первого накопителя, адресный вход которого соединен с первым выходом первого коммутатора, второй выход которого подключен к первому входу дешифратора, выход которого соединен с входом выборки накопителя, вход регистра адреса является адресным входом устройства, выход регистра адреса подключен к первому информационному входу первого коммутатора, второй информационный вход которого соединен с выходом счетчика, вход Если считанный бит достоверности имеет единичное значение и отсутствует сигнал о неисправимой ошибке на выходе 21 признака неисправимой Ъшиб-. ки устройства, Формируемый в этом изобретения.ЗакаВНИИПИ одписное и ри ГКНТ ССС зобретени Раушская и открытия б., д, 4/5 комитета поМосква, Жо о-издательский комбинат Патент , г.Ужгород, ул. Гагарин изводс. которого подключен к.управляющему-входу первого коммутатора и первомувыходу блока управления, второй выход которого соединен с входом записи накопителя, входы записи, чтения5и признака записи неполного словаблока управления являются одноименными входами устройства, о т л ич а ю щ е е с я . тем, что, с цельюповышения быстродействия устройства,оно содержит второй накопитель,второй регистр числа, блок формирования синдрома ошибки, формировательконтрольных разрядов по модулю два,блок контроля по модулю два и третий коммутатор, первый информационный вход которого соединен с первымвыходом блока Формирования синдромаошибки, второй информационный входтретьего коммутатора соединен с выходом блока контроля по модулю два,управляющий вход третьего коммутатора соединен с выходом блока контроляпо модулю два, управляющий входтретьего коммутатора соединен с выходом второго накопителя и вхо.дом признака достоверности контрольных раарядоэ по коду Хэмминга блока управления, выход третьего коммутатора подключен к входу признака некорректируемой ошибкиблока управления и является выходом1 неисправимой ошибки устройства, адресный вход, входы записи и выборки второго накопителя подключены к соответствующим входам первого накойителя, информационный вход второго накопителя подключен и третьему выходу блока управления, выход первого накопителя подключен к входу блока контроля по модулю два и второму информационному входу второго коммутатора, управляющий вход которого соединен с четвертым выходом блока управления, выход второго коммутатора соединен с входом формирователя контрольных разрядов по модулю два, с входом-выходом блока формирования синдрома ошибки и входом второго регистра числа, выход которого является информационным выходом устройства, пятый выход блока управления подключен к управляющему входу блока формирования синдрома ошибки, второй выход которого соединен с первым входом контрольных разрядов первого накопителя, третий ыход соединен с входом признака орректируемой ошибки блока управлеия, шестой выход которого подключенвторому входу дешифратора, а выход формирователя контрольных разрядов по модулю два соединен с вторым входом контрольных разрядов первого накопителя.