G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 799019

Опубликовано: 23.01.1981

Автор: Носачев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...9 управления, первыйвторой и третий выход которого соединены соответственно с первым выходом устройства, входом счетчика 1 иодними из входов элементов И 4, апервый вход блока 9 подключен к выходу схемы 5 сравнения .Входы схемы 7 сравнения подключены соответственно к выходам регистра8 и выходу сумматора б, один из входов которого соединенс четвертымвыходом блока 9 . Другие входы сумматора б соединены с выходами регист- эора 3. Выход схемы 7 сравнения подключен ко второму входу блока 9.Устройство работает следующим образом.Блок 9 управления Формирует сериюК обращений по каждому адресу заданного массива адресов блока 2. Информация блока 2, считываемая при первом обращении к проверяемому адресу,передается в регистр 3 числа с помощью...

Номер патента: 799020

Опубликовано: 23.01.1981

Авторы: Герасимова, Колосков, Усов

МПК: G11C 29/00

Метки: памяти

...и шин, соединен с первым входом первого мультиплексора 2, выход которого, содержащий и шин, подключен ко входу первого блока 9 свертки по модулю два и первым входам Формирователей сигналов групп 4 и 5.Вход регистра 1 адреса соединенсо вторым входом, содержащим и шин,первого мультиплексора 2 и с однимиэ выходов ФормироватЕлей 5 сигналов второй группы, другие выходы которых подключены к первому входу, содержащему в шин, второго мультиплексора 3, второй вход которого, содержащий в шин, соединен с одним извыходов Формирователей сигналов первой группы 4, другие выходы которыхподключены к третьему входу, содержащему и шин, первого мультиплексора 2. Выход второго мультиплексора 3соединен со вторыми входами Формирователей сигналов первой 4 и...

Номер патента: 799021

Опубликовано: 23.01.1981

Автор: Гаврилов

МПК: G11C 29/00

Метки: блоковполупроводниковой, памяти

...суммируя свое содержимое со значением очередного вектора несоответствий . В случае наличия хотя бы одной ф 1 ф в регистре 14 (это фиксирует элемент ЕО ИЛИ 16) блок управления 3 запрещает работу генератора 1 и вырабатывает сигнал записи "1" по адресу, Формируемому в данный момент генератором 2, в те разряды накопителя 11, которые соответствуют "1" на его управляющих входах, соединенных с выходами регист- ра 14 через мультиплексор 18. Тем самим в накопителе 11 Фиксируется адрес сбойной" ячейки путем записи ф 1 ф только в те разряды накопителя, которые соответствуют неработоспособным микросхемам памяти. Одновременно блок 3 Формирует цикл восстановления состояния "сбойной" ячейки . При этом блок 8 под действием сигнала с...

Номер патента: 801105

Опубликовано: 30.01.1981

Авторы: Колосков, Фунтиков

МПК: G11C 29/00

Метки: блоковпамяти

...Вход счетного триггера 19соединен с первым выходом счет-:ного триггера 2, Выход блока 5 50сравнения подключен ко входу основного источника 1 управляющих импульсовУстройствб работает следующим образом.С одногоиэ выходовсчетного триг-гера 2 подается импульс разрешения напрохождение через элемент И 8 импульсов с первого выхода источника 1 управляющих импульсов, а также черезэлементы И 9 и 10 соответственно импульсов со второго и третьего выходов бОисточника 1 управляющих импульсов,только в четном цикле работы устройства,С другого. выхода счетного триггера2 на элемент И б подается импульс разрешения на прохождение импульсов стретьего выхода источника 1 управляющих импульсов только в нечетном цикле.Импульсы с первого выхода источника...

Номер патента: 801106

Опубликовано: 30.01.1981

Автор: Бессмертный

МПК: G11C 29/00

Метки: блокапамяти

...к счетному входу второго триггера 9, нулевой и единичный ныходы которого соединены соответственно с третьим нходом первого 1 и вторым входом пятого 5 элементов И. Выход пятого элемента И 5 подключен ко второму входу первого элемента ИЛИ б,Выход третьего элемента И 3 соединен с четвертым выходом устройстна. Информационные входы .и выходы контролируемого блока 16 памяти подключены соответственно к первому, второму и третьему выходам и к первому входу устройства,а управляющий вход записи информации - к четвертому выходу устройства.Устройство работает следующим образом.В исходном состоянии триггеры 8 и 9 установлены в нулевое состояние. Регистр 12 адреса и дешифратор 13 адреса устанавливают адрес исходных ячеек блока 16 памяти. Во...

Номер патента: 803014

Опубликовано: 07.02.1981

Авторы: Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающееустройство, резервированное

...второму 4 рабочему блоку памяти, резервный блок памяти 5, в который занесена сумма по модулю два информации с одинаковыми адресами из рабочих блоков памяти 3 и 4,первый б и второи 7 коммутаторы, блок контроля 8, сумматор 9, генератор тактовых импульсов 10, третий коммутатор 11 и элементы И 12 (по числу разрядов слова).Зу работает следующим образом. 25Адрес ячейки, к которой необходимо обратиться, записывается в регистр 1, в один из разрядов 2 которого заносится признак обращения к первому 3 или второму 4 рабочему блоку памяти. Я Если обращение производится к блоку 4, то считанная с него информация через коммутатор б поступает на входы блока контроля 8 и коммутатора 11. Одновременно на сумматор 9 поступает у информация, считанная по...

Номер патента: 805418

Опубликовано: 15.02.1981

Автор: Брагин

МПК: G11C 29/00

Метки: аналоговой, апертурноговремени, блоков, памяти

...вход блока 12 аналоговой памяти (выход 9 устройства )сначалаподают постоянное напряжениеОо , а на управляющий вход (выход 08 устройства) - импульсы выборки ихранения. Измеряя разность междупостоянным напряжением на входе инапряжением на выходе блока 12 аналоговой памяти - в режиме храненияс помощью АЦП 1 находят величину смещения ЬОо, возникающего обычно припереходе к хранению, за счет "пролезания" импульса управления черезпараэитные емкости ключа блока 12аналоговой, памяти. Затем на вход 50блока 12 аналоговой памяти подаютсигнал, представляющий собой суммупостоянного и переменного напряжени 4 О =О +О э 1 пас,Е о м 55причем синусоидальный сигнал долженбыть синхронизирован с импульсамивыборки и хранения. Частота последних должна быть...

Номер патента: 809345

Опубликовано: 28.02.1981

Авторы: Марков, Полин, Янкевич

МПК: G11C 29/00, G11C 7/00

Метки: блокомпамяти

...через открытый ключ 12 поступит на первый нход формирователя 10 управляющих сигналов, с приходом на который сигнала переполнения со второго выхода второго счетчикаадреса 7 формируется управляющий сигнад, который по шине 23 поступит в контроллер КИС и прекратит работу устройства н режиме запись.Р е ж и м "С ч и т ы в а н и е", Управляющий сигнал, соответствующий данному режиму работы, по шине 13 поступает на вход блока 5 задания режима работы. При этом на втором 16 и третьем 17 выходах появляются потенциалы, поступающие на ключ 12 и через второй элемент ИЛИ 9 - на третий управляющий вход первого счетчика адреса 6. По сигналу "Начало работы" все разряды обоих счетчиков устанавливаются в нулевое положение.С приходом первого...

Номер патента: 809386

Опубликовано: 28.02.1981

Авторы: Берсон, Буртов, Марголин

МПК: G11C 19/00, G11C 29/00

Метки: встро-енным, контролем, сдвига

...полупериод такта будеттакже уровень "1", Высокие потенциалына управляющих входах блока 5 разрешают прохождение инвертированных значенийсигнала старшего разряда регистра 1 сигнала последовательного входа регистраи контрольного разряда на входы блока2 свертки на другие входы которого поступают текущие значения сигналов всехразрядов регистра .1. При сложении по модулю два прямые и инверсные значениясигналов старшего разряда регистра 1 иконтрольного разряда дают логические"1", а.в сумме - логический О". Поскольку на вход блока 2 свертки с шины 6поступает будущее значение младшегоразряда регистра 1, то тем самым в положительный полупериод такта на выходеблока 2 свертки формируется значениечетности будущего такта, которое...

Номер патента: 809393

Опубликовано: 28.02.1981

Авторы: Ваняшев, Мякиньков, Тищенко

МПК: G11C 29/00

Метки: памяти, посто-янной

...-го дешифратора подключены к выходам блока 4, соответствующим п-музнаку контролируемого числа. Выходы809393 дешифратаров 2 соединены со входамиэлементов ИЛИ 3, причем первые выходы всех дешифраторов 2 подключены ковходам первого элемента ИЛИ 3, вторыевыходы - ко входам второго элементаИЛИ 3 и т,дв -ые выходы всех дешифраторов 2 подключены ко входами -го элемента ИЛИ 3. Выходы элементов ИЛИ 3 подключены ко входам схемы1 сравнения. о. Устройство работает следующим образом,Считанная из блока 4 информация по. ступает на входы дешифраторов 2, Приэтом на одном из выходов каждого дешифратора 2 возникает сигнал. При правиль. но считанной информации, учитываячтосоставляющие ее комбинации различны,сигналы возникают на различных...

Номер патента: 809394

Опубликовано: 28.02.1981

Авторы: Акопов, Терзян, Чахоян

МПК: G11C 29/00

Метки: запоминающее

...что имеется блок дляобнаружения ошибок и что в исходном состоянии во всехраэрядных счетчиках 5и ячейкахнакопителя 2 записаны нули.Пркобращении к ЗУ его М разрядов кода адре-са подаются на регистр 1 через входы 8,а сигнал обращения к ЗУ поступает навход 6 устройства, Счетчик 5 каждыйраз при поступлении сигнала обращения наРвход 6 начинает перебор всех своих 2состояний, начиная с нулевого, Причемпосле установки каждого нового состояния счетчика 5 происходит считываниеинформации из накопителя 2, Счетчик5 прекращает свою работу либо при появлении сигнала совпадения на выходеблока 3, либо при отсутствии единицы на втором выходе накопителя 2, либопосле окончания перебора.При возникновении ошибки в считанномиз ЗУ слове блок для...

Номер патента: 809395

Опубликовано: 28.02.1981

Авторы: Беляков, Журавлев

МПК: G11C 29/00

Метки: памяти

...В случае неравенства кодов фиксируется неисправность данной ячейки памяти. По сигналу с выхода блока 4 управления первый формирователь 13 адресаформирует следующий код адреса, по которому в третий накопитель 12 записывается код адреса неисправной ячейки, поступающий на его первый вход записи 26с выхода регистра 5 адреса, и верныйкод числа, хранимый в этой ячейке, поступающий с выхода эталонного накопителя 8 на второй вход записи 27. Далее посигналу с блока 4 управления второй формирователь 16 адреса формирует следующий адрес и устройство начинает проверку следующей ячейки памяти контролируемого постоянного накопителя 34,После проверки последней ячейки памяти по сигналу с блока 4 управленияпроизводится запись во второй регистр15 числа...

Номер патента: 809396

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Огнев, Столяров, Шамаев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...подключены соответственно ко входу и к выходу контролируемого блока 6 постоянной памяти, выполненного на запомина ющих микросхемах (ЗМ).Устройство работает следующим образом.Блок 4 управления вырабатывает и выдает на вход 6 блока - постоянной памяти импульсы обращения и последовательность кодов адреса для выборки запоминающих микросхем в соответствии с позициями систематического кода Хемминга, причем адреса слов в пределах информационной емкости запоминающей микросхемы выбираются последовательно, т.е. выбирается первый ряд микросхем и последовательно перебираются адреса слов, относящихся к первому ряду. 40Считываемая информация суммируется методом контрольного суммированияв блоке 5 многоразрядных сумматоров.После окончания выбора...

Номер патента: 809397

Опубликовано: 28.02.1981

Авторы: Городний, Корнейчук, Кудрицкий, Орлова, Сергеев, Шекунов

МПК: G11C 29/00

Метки: запоминающее, кор-рекцией, ошибок

...входов элементов 18 ИЛИ, другие входы которых подключены к выходам элементов 19 И, первые входы которых соединены с выходом триггера 22, первый вход которого через элемент 21 задержки соединен с выходом элемента 20 ИЛИ, входы которого подключены к выходам элементов 18 ИЛИ.Входы элементов 1 б И-НЕ, вторые входи элементов И 17 и 19 и триггера 22 подключены ко входам второго блока 15 местного управления, выходы которого соединены с выходами элементов 18 ИЛИ.Предлагаемое ЗУ с коррекцией ошибок работает следующим образом,При обращении к ЗУ на вход блока4 подается код адреса.При записи на вход регистра 1 поступает информационное слово. С выхода регистра 1 информационный код поступает (при наличии разрешающегосигнала на выходе блока 4) через....

Номер патента: 809398

Опубликовано: 28.02.1981

Авторы: Дробязко, Кениг, Корнейчук, Кучер, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, само-контролем

...сигналов сдвига и дешифраторов6.1-6.М подключены к другим выходамблока 7 управления соответственно.При этом формирователь 4 кодовыхсигналов сдвига выполнен содержащим(фиг, 2) первый 4.1 и второй 4,2регистры, вычитатель 4.3, первый4.4 и второй 4,5 элементы И первыйтриггер 4.6, третий элемент 4.7 И,второй триггер 4,8 и счетчик 4.9. Выходы регистров 4.1 и 4.2 подключены соответственно к первомуи второму входам вычитателя 4.3,40 первый выход которого соединен спервыми входами первого 4,4 и второго 4.5 элементов И. Выходы элементов И 4.4 и 4.5 поключены соответственно к входам первого триггера 4,6, единичный выход которогосоединен со вторым входом второгоэлемента 4.5 И, первым входом третьего элемента 4.7 И и первым входом второго триггера...

Номер патента: 809399

Опубликовано: 28.02.1981

Авторы: Косов, Монахов, Савельев, Ткачева

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...3, вторым входом схемы 4 поразрядного сравнения и первыми входами второго 13 и третьего 14 элемен 4 О тов ИЛИ и со вторыми входами второго 13 и третьего 14 элементов ИЛИ.Выход второго элемента 13 ИЛИ Подключен ко входу сумматора 15.Устройство работает следующимобразом.В режиме контроля информация,соответствующая хранимой в проверяемом блоке постоянной памяти,через регистр 11 числа и третий элемент 10 И поступает на вход первогоэлемента 9 ИЛИ и вместе с кодамиадресов записываются в накопитель3. После этого по управляющим сигналам из блока 1 управления информация считывается из накопителя3 и поступает для контроля на регистр 11 числа, а также сумматор15 и блок 16 контроля по модулютри,Описанные операции составляют60 подготовительный этап...

Номер патента: 809400

Опубликовано: 28.02.1981

Авторы: Кондратьева, Косов, Милованов, Мхатришвили, Проскуряков, Савельев, Фокин, Щербаков

МПК: G11C 29/00

Метки: запоминающее, кор-рекцией, программы

...стандартных логических элементов, элементов задержки, триггеров, регистров и тумблеров установки режимаОн включает в себя элементы И, ИЛИ,инверторы НЕ, генератор стандартных сигналов прямоугольной 4 ормы,счетчик на триггерах, триггеры рабочего режима и режима ручной коррекции, триггеры записи-считыванияи элементы согласования. В рабочемрежиме дополнительный блок 10 управления преобразует поступаюШиеиз блока 1 управления сигналы запуска и установки нуля в сигналыразрешения пропуска рабочего адреса через первый элемент И .13 в блок2 постоянной памяти и через второйэлемент И 14 из дополнительного адресного регистра 8 в блок 12 полупостоянной памяти. Сигнал с регистра кода неиспранных адресов 3преобразуется в дополнительном блоке 10...

Номер патента: 809401

Опубликовано: 28.02.1981

Авторы: Дрель, Шварц

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...управляющий вход связан сблоком 3 управления, а выходы подключены к входам сумматора 2. 45Контролируемый блок 7 постояннойпамяти кроме контролируемых чиселсодержит контрольнув константу, которая может быть размещена в однойили двух ячейках памяти, с помощьюкоторой осуществляется контроль.. Сумматор 2 имеет индикацию чтопозволяет производить контроль блока7 постоянной памяти при отсутствиив последнем контрольной константы,Блок 3 управления осуществляетсинхронизацию и управление работойвсех узлов и блоков устройства.Работа устройства для контроляблоков постоянной памяти в антоматическом режиме осуществляется сле- фодувшим образом.Перед началом работы блок 3 управления осуществляет обнуление регистра 1 числа, сумматора 2 и регистра4 адреса....

Номер патента: 809402

Опубликовано: 28.02.1981

Авторы: Анучин, Гаврилов, Пелипейко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем, устрой-ctbo

...указывает на неисправныйразряд соответствующей функциональной группы. Таким образом локализуется неисправная сменная плата,а н случае, если функциональнаягруппа содержит по одной микросхеме в каждом разряде, можно указатьнеисправную микросхему памяти. С целью более полной проверки ячеек памяти описанный процесс повторяетсяс записью в память инверсных значений номеров Функциональных групп.В режиме контроля устройствоработает следующим образом,Блок б управления последовательно изменяет,состояние счетчика 2 и обеспечивает запись в ячейкеблока 1 памяти кода, поступающегос дешифратора 7 через блок 8 вентилей, мультиплексор 9 и регистр 3.Дешифратор 7 преобразует код адресаячейки в код номера функциональнойгруппы, в которой находится...

Номер патента: 809403

Опубликовано: 28.02.1981

Авторы: Гарбузов, Огнев, Сарычев, Шамаев

МПК: G11C 29/00

Метки: авто-номным, запоминающее, контролем

...контрольных разрядов кода Хэмминга, ко вторым формирователям 5 четности, а также выходов Формирователей 4 и 5 к входам накопителя 1 и выходов накопителя 1 к входам третьего 6 и четвертого 9 формирователей показана посредством Н-матрицы кода (Фиг. 2). Цифрами 188 обозначены информациннные разряды числа СО, С 7, разряды кода Хэмминга, С 1Сб - контрольные разряды,образуемые формирователями четности, О, 7 - разряды проверочного слова, образуемые Аормирователем 6 проверочного слова, 1 - 6 - разряды проверочного слова, образуемые выходными Аормирователями 9 четности,Устройство работает следующимобразом.При записи число с входных шин10 2 поступает на информационные входынакопителя 1, на входы первого формирователя 4, Формирующего контрольные...

Номер патента: 809404

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...чертеже представлена блок-схемапредлагаемого устройства.Устройство содержит блок 1 постоянной памяти, сумматор-вычитатель 2,блок 3 сравнения, блок 4 установкиконтрольных чисел, блок 5 управления, реверсивный "четчик б, дешиФратор 7.Устройство работает следующимобразом,При подаче из блока 5 управленияна вход блока 1 памяти кода адреса 45и импульса запроса, числа считываются и поступают на входы сумматоравычитателя 2, где и начинают складываться, Единицы переполненияпоступают при сложении в реверсивныйсчетчик б, и он меняет свое состояние, ДешиФратор 7 в соответствиис состояниями реверсивного счетчика б выдает в блок 5 управления инФормацию о его состоянии. Как только состояние счетчика станет равным01, по сигналу из блока 5 управления...

Номер патента: 813507

Опубликовано: 15.03.1981

Авторы: Доля, Никифоров

МПК: G11C 29/00

Метки: автономным, ассоциативное, запоминающее, контролем, уст-ройство

...хотя бы одно совпадение ), то запрещается прохождение сигналов срегистра 4 занятости ячеек памяти через элементы И б в блок 7, который в этом случае производит обработку результатон поиска. В случае многозначного ответа блок 7 по сигналу из блока 5 организует последовательность выборки из адресного накопителя 8 всех слов, удовлетворяющих данному признаку опроса,При записи информации н устройство возможны дна случая; информация по данному ассоциативному признаку уже хранится в накопителе 8 и ее надо только скорректировать; информация по данному ассоциативному признаку записывается впервые.В первом случае запись происходит аналогично поиску информации, только по результатам ассоциативного по иска производится запись ин формациипо...

Номер патента: 813508

Опубликовано: 15.03.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: долго-временной, памяти

...разряд - 1-ое, 9-ое, 17-ое,2 разряд - 2-ое, 10-ое, 18-ое,8 разряд - 8-ое, 16-ое, 24-ое, и эффективно обнаруживающее, помимо однократных ошибок, еще и двукратные, если количество слов в блоке памяти менее 80 1 .Наиболее близким к предлагаемому является устройстводля контроля блока постоянной памяти с контролем на четность поразрядных сумм, содержащее регистр параллельного действия со счетными входами узел установки контрольных чисел и схему сравнения 2.Цель изобретения - повышение точности контроля. Поставленная цель достигается тем,что в устройство для контроля долговременной памяти, содержащее схему 5 сравнения, первая группа входов которой подключена к выходам блока уста новки контрольных чисел, введены сумматоры, входы которых...

Номер патента: 815728

Опубликовано: 23.03.1981

Авторы: Мацуев, Мержвинский, Сосницкий

МПК: G06F 11/00, G11C 29/00

Метки: информации

...5, блок 3 сравнения и сумматор 4.Дешифратор 5 выделяет из поступающей информации служебные символы и синхросигналы. Символы поступают на соответствующие входы блока 6 форматов, а синхросигналы - на счетчик 7, выходы которого поразрядно соединены со входами дешифратора 14 теста, блока 6 сравнения форматов. Сигналы с выходов дешифраторов 5 и 14 поступают в блок 6 сравнения форматов на соответствующие входы, элементов 15 И так, что, в случае прихода символа ШС на определенном ему в контролируемом сообщении месте, на выходе одного из элементов 15 И формируется сигнал. Этот сигнал через элемент 16 ИЛИ устанавливает триггер 17 в положение, разрешаюшее работу элемента 18 И. Затем в случае, если за время, определяемое форматом контролируемого...

Номер патента: 822296

Опубликовано: 15.04.1981

Авторы: Мейлус, Чяпяле

МПК: G11C 29/00

Метки: заполнения, пазовматрицы, сердечниками, ферритовыми

...заполнения матриц с не" сквозными пазами. Поставленная цель достигаетсятем, что в способе контроля эаполнения пазов матрицы ферритовымн сердечниками дно пазов матрицы передоблучением покрывают клеем с примесью люминофора, облучают ультрафиолетовыми лучами и регистрируют изменение суммарной интенсивности люминесценции пазов матрицы.На чертеже схематически изображе"но устройство, реализующее способ.Устройство содержит вибрационныйстол 1 с установленной на нем вакуумной камерой 2, в которой размещают матрицу 3 с несквозными пазами 4Дно пазов матрицы покрывают клеем спримесью люминофора. В вакуумнойкамере 2 над матрицей 3 в затемненном пространстве устанавливают источник 5 ультрафиолетовых лучей и фотодатчик 6.Включают вибрационный...

Номер патента: 822297

Опубликовано: 15.04.1981

Авторы: Калиниченко, Лукьянович, Сосновская

МПК: G11C 29/00

Метки: оперативнойпамяти

...выхода блока 4 поступаетна один из входов блока 7; запрещаяего работу.По команде ЦВМ от дешифратора бсигналы с выхода блока 1 через блок2 одновременно поступают .на входысчетчиков 3 и 10, Производится 2 Кобращений по 2 К последовательныя адресам к контролируемомуоперативномублоку памяти на его максимальной рабочей частоте. При К-м обращении си,гнал с выхода счетчика 10 разрешаетвыдачу кодов числа с регистра 5, По 25 ЗО 35 40 45 50 55 еО 4сигналу с блока 1,поступающему черезблок 2 на один из входов регистра 5,код записываемого числа с выходарегистра 5 поступает на контролируемый оператинный блок памяти. При2 К-м обращении блок 2 по сигналу свыхода счетчика 10 прекращает обращение к контролируемому оперативному блоку памяти. Один цикл...

Номер патента: 822298

Опубликовано: 15.04.1981

Авторы: Подвальный, Сборик

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...иэ входов сумматора по модулю два, другойвход которого соединен с выходоммультиплексора, информационный иадресный входы которого подключенысоответственно к выходу усилителя считывания и к третьему выходу блока управления. На чертеже изображена принципиальная схема предлагаемого устройства рые вход и выход которого подключены ра 9 сдвига соединены соответственно с четвертым выходом синхронизатора 1 и с третьим входом схемы 5 сравнения,Информационный вход и другие выходырегистра 9 сдвига подключены соответственно к выходу и к одному иэ входов сумматора 8 по модулю два, другой вход которого соединен с выходом мультиплексора б, информационныйи адресный входы которого подключены соответственно к выходу усилителя7 считывания и ктретьему...

Номер патента: 824314

Опубликовано: 23.04.1981

Авторы: Байкулов, Жигалкин, Исмаилов, Муслимов

МПК: G11C 29/00

Метки: матрицы, элементовзапоминающей

...и входу триггера 19,другой. - к первому входу элементаИ 8, второй вход которого соединен.с выходом блока 9, а выход - со входом счетчика 7. Выход триггера 19подключен ко входу счетчика 21, выход которого соединен со входом счетчика 18. Выход счетчика 7 соединенсо входом триггера 6, выход которого подключен ко входу генератора 5. 60Устройство функционирует следующим образом,При помощи ключей 13 и 16, дешифраторов 14 и 17, счетчиков 15 и 18выбирается контролируемый элемент 65 матрицы 12. Координаты выбранногоэлемента индуцируются блоком 20,выполненным в виде линейки светодиодов. В зависимости от режима проверки . выдаются необходимые управляющиесигналы. С выхода формирователя 3через блок 2, ключи 13, 16 и выбранный элемент матрицы 12,...

Номер патента: 824315

Опубликовано: 23.04.1981

Авторы: Александров, Арасланов, Лабецкий, Смирнов

МПК: G11C 29/00

Метки: магнитныхмногоотверстных, пластин

...Замыкатель 7 игл жестко соединен с туннелем 5 и первым рычагом 3. Рама 9 жестко соединена со штоком 2 подачи пластин в туннель 5 и подвижно соединена с кривошипно-шатунным механизмом 1, первым рычагом 3 и вторым рычагом 4, жестко соединенным с соответствующими контактами групп 8.Устройство, работает следующим образом.Рычаг 3, соединенный с замыкателем 7 игл, удерживает в исходном состоянии туннель в верхнем положении. Рычаг 4 соединен с контактами групп 8 и удерживает в исходном состоянии торцы контактов групп на некотором расстоянии от поверхности измерительиых игл 6. Загрузка пластин осу" ществляется от кассеты, иэ которой пластины подаются на стол с пазом (на чертеже ие показан). При вращении ручки кривошипно-шатунного...

Номер патента: 824316

Опубликовано: 23.04.1981

Авторы: Бородин, Егорова, Огнев, Шамаев

МПК: G11C 29/00

Метки: памяти, постоянной

...4, подвоздействием управляющего сигнала,осуществляют выбор из образуемыхконтрольных сумм строк, младшего изразрядов, принадлежащих столбцу, вкотором обнаружена ошибка. Элементыб И обеспечивают выделение подмножестн номеров двоичных единиц информации,. образующих проверки Хэммингадля данного разряда, а в схеме 7 осуществляется суммирование по модулюдва информации указанных подмножеств,Каждая из проверок Хэмминга производится триггером схемы 7 и связаннымс ним элементом б И, пропускающиминформацию, считываемую из блока 2,навход триггера схемы 7 при разрешающем сигнале с триггера счетчиков .1адресов, связанного с управляющимвходом этого элемента б И. Кроме того, один иэ триггеров схемы 7 обеспечивает образование суммы по модулюдва...