G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1180983

Опубликовано: 23.09.1985

Авторы: Антоненко, Горбель, Кирсанов, Свищ, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G11C 29/00

Метки: автономным, буферное, запоминающее, контролем

...30 и десятый 31 элементы И, гсуппу элементов ИЛИ 32, первый 33, второй 34, третий 35, четвертый 36, пятый 37, шестой 38, седьмой 39 и восьмой 40 элементы ИЛИ. Кроме того, блок 3 местного управления содержит коммутатор 41 сигнала переполнения, первый 42 триггер переполнения, второй триггер 43 переполнения, триггер 44 сигнализации, одиннадцатый 45, двенадцатый 46 и тринадцатый 47 элементы И, светодиод 48 и кнопку 49 снятия переполнения, группу 50 информационных входов устройства, вход 51 сброса устройства, вход 52 запрещения регистрации, вход 53 разрешения регистрации, группу 54 информационных выходов, выход 55 контроля, выход 56 обнуления, группу 57 управляюдих выходов, состоящую из выхода 571 маркера данных и выхода 572 запроса, выходы...

Номер патента: 1180984

Опубликовано: 23.09.1985

Авторы: Смирнов, Суворов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...матрице 2 по внешним тактам (не показаны) происходит последовательныйсдвиг информации, поступающейна ее вход, Формирователь 8 ошибокв каждом такте суммирует по модулюдва выходные сигналы регистровойматрицы 2 с выходов разрядов однойпрямой строки и двух диагональныхстрок. Выходные сигналы формирователя 8 ошибок через коммутатор 3 в каждом такте поступают на входчетвертого контрольного каналарегистровой матрицы 2 одновременнос информацией соответствующей строки с соответствующего выхода элемента И-ИЛИ 1 первой группы. Выходная информация матрицы 2, содержащая в каждой строке три информационных и один контрольный разряд через группу 4, открытую сигналом14 записи, поступает на вход накопителя 6. Таким образом, в процессезаписи...

Номер патента: 1180985

Опубликовано: 23.09.1985

Авторы: Беккер, Дюсенова, Миронцев, Петухов, Слудняков

МПК: G11C 29/00

Метки: микросхем, памяти

...вход которого соединен с выходом преобразователя механических колебаний,Изобретение относится к вычислительной технике, а именно к устройствам для контроля памяти, и может быть ислользовано при контроле качества программирования микросхем 5 постоянной памяти.Цель изобретения - повышение точности контроля программируемых микросхем за счет отбраковки микросхем с разрушенньви перемычкамй. 0На чертеже представлена Функциональная схема устройства для контроля микросхем памяти,Устройство содержит блок 1 формирователей кода числа, блок 2 дис криминаторов, контактирующую колодку 3, преобразователь 4 механических колебаний, усилитель 5, блок 6 сравнения, триггер 7, блок 8 индикации, блок 9 коммутаторов. 20Устройство работает следующим образом В...

Номер патента: 1182581

Опубликовано: 30.09.1985

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, мажоритарно-резервированное, многоканальное

...высоконадежных вычислительных систем. 5Целью изобретения является сокращение аппаратурных затрат,На чертеже приведена функциональная схема мажоритарно-резервного запоминающего устройства, когда число 1 Оканалов устройства п=3,Устройство состоит иэ трех каналов 1, каждый из которых содержитосновной 2 и резервный 3 блоки памяти, мажоритарный блок 4, выход которого соедннен с выходом устройства,один иэ входов соединен с выходомосновного блока 2 памяти данного канала, а два других входа - с выходами первого 5 и второго 6 сумматоров, 2 ОВходы первого сумматора 5 соединеныс выходом резервного блока 3 памятиданного канала и основного блока 2памяти последующего канала, а входывторого 6 сумматора соединены с вы- рходами основного 2 и...

Номер патента: 1184014

Опубликовано: 07.10.1985

Авторы: Абрамов, Тихомиров

МПК: G11C 29/00

Метки: памяти, постоянной

...же, для случая распозна бвания ненулевого состояния разрядоврегистра 11 сдвига.Устройство работает следующим образом.Входную последовательность двоичных сигналов с ошибками П,ц соответствующую ячейкам блока 13, можнопредставить как сумму по модулю дваправильной входной последовательности 11 и последовательности ошибок По,а результирующее значение на выходерегистра 11 - сигнатура последовательности Пбудет равно бовать выполнение условия СрФО, Поэтому все коды входной последовательности, идентифицируемые нулевым состоянием разрядов регистра 11, образуют множество нераспознаваемых кодов. Это снижает достоверность контроля.Если входные последовательностиотличаются хотя бы одним битом, тоотличаются их остатки от деления,получающиеся в...

Номер патента: 1185400

Опубликовано: 15.10.1985

Автор: Барашенков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...на вход сумматора 9. Сумматоры 8 и 9 накапливают контрольную сумму с кодов адресов ячеек накопителя с нечетным количеством единиц информации и признака четности; При достижении счетчиком 2 конечного состояния, определяемого элементом И 11, начальное суммирование заканчивается, сумматоры 8 и 9 хранят указанную контрольную сумму, соответствующую всему массиву адресов накопителя 1. Рассмотренный режим кодируется определенным состоянием регистра 16.Переход к режиму циклического контрольного суммирования сопровождается установлением на счетчике 2 начального состояния, выделяет сигналы готовности на выходе 26, состоянием "Контрольное суммирование" регистра 16 и сигналом исправности на выходе. 27. Работа устройства в режиме циклического...

Номер патента: 1188789

Опубликовано: 30.10.1985

Авторы: Гусева, Дрозд, Лебедь, Панченко, Полин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...выход которого соединен с входом блока памяти, третий вход третьего коммутатора и входы группы блока памяти являются информационными входами устройства.1188789 Составитель О. Кулаков Редактор М. Бандура Техред И. Верес Корректор С. Черни Заказ 6748/53 Тираж 583 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4Изобретение относится к вычислительной технике и может быть использовано для отладки, а также диагностики цифровой аппаратуры с развитой унификацией схем,Целью изобретения является упрощение устройства.На чертеже представлена структурная схема устройства.Устройство содержит: блок 1 памяти (блок...

Номер патента: 1188790

Опубликовано: 30.10.1985

Авторы: Бородин, Иванов, Столяров

МПК: G11C 29/00

Метки: варианты, его, запоминающее, коррекцией, ошибок

...9 коррекции ошибок, входы первой группы которого соединены с входами первого 10 и второго 11 блоков формирователей четности, входы второй группы блока 9 коррекции ошибок соединены с выходами второго коммутатора 12, ун вход которого является первым управляющим входом 13 устройства, входы первой и второй группы коммутатора 12 соединены соответственно с выходами первого блока 14 сравнения и выходами первой группы дешифратора 15, выходы второй группы которого являются контрольными выходами 16 устройства, выходы второго блока 11 формирователей четности соединены с входами блока 17 контроля, управляющие входы которого являются управляющими входами 18 второй группы устройства, выходы первого блока 10 формирователей четности соединены с...

Номер патента: 1191944

Опубликовано: 15.11.1985

Авторы: Бабаев, Бакакин, Беседин, Исаев

МПК: G11C 29/00

Метки: памяти, постоянной

...второго блока сравне ния, первый вход которого соединен с выходом регистра адреса, первый и второй входы которого соединены соответственно с третьим и четвертым выходами блока элементов коммутации, пятый выход которого соединен с пятым выходом блока управления и блока формирования управляющих сигналов, первый выход которого соединен с вторым входом формирователя адресных сигналов, второй выход формирователя управляющих сигналов соединен с шестым входом блока управления, третий выход формирователя управляющих сигналов соединен с входом элемента задержки и первым входом дешифратора, второй вход дешифратора, первый вход коммутатора и второй1191944 вход второго блока сравнения соединены с формирователя адресных сигналов и четвыходом...

Номер патента: 1195391

Опубликовано: 30.11.1985

Авторы: Дворецкий, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...10 ЩЕЕ. ИЛИ.Резервированное запонимающееустройство работает следующим образом,Обращение при записи и считывании производится одновременно ки рабочим 1-3 и резервному 4 бло"кам памяти,В режиме записи в рабочие блоки1-3.памяти записываются соответствующие группы разрядов информации, одновременно в резервный блок 4 памяти с выхода вспомогательного блока 17 суммирования записываетсярезервная информация, равная поразрядной сумме по модулю два информации, записанной в соответствующихячейках рабочих блоков 1-3 памяти. В режиме считывания информация из рабочих блоков 1-3 памяти поступа" ет на входы соответствующих схем 5-7 контроля, входы соответствующих групп 8-10 схем И и при отсутствии выявленных схемами 5-7 контроля ошибок через...

Номер патента: 1195392

Опубликовано: 30.11.1985

Авторы: Абрамов, Тихомиров

МПК: G11C 29/00

Метки: памяти, постоянной

...Устройство содержит генератор 1 гистром 11 сдвига с синхросигналов, первый 2, третий 3 ными связями через и второй 4 счетчики, память 5 эта- модулю два на харак лонных результатов контроля, стековую 15 многочлен регистра память 6, первый 7 и второй 8 эле- многочлен максималь менты задержки, блок 9 сравнения, соответствующий стр коммутатор 10, регистр 11 сдвига, связей. При этом по сумматор 12 по модулю два и регистр ной последовательно(хранения 13 результата контроля. 20 сдвига содержит дво Объектом контроля является постоян- татка, который зало ная память 14, включающая группу ром 13 хранения рез элемечтов И 15, группу формировате- налу переполнения п лей 16, накопитель 17 и группу лоро- ка 2, после чего ре говых элементов 18. 25...

Номер патента: 1196958

Опубликовано: 07.12.1985

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: варианты, диагностикой, запоминающее, отказов

...второй и четвертой групп.7. Устройство по п. 1, о т л ич а ю щ е е с я тем, что адресные входы накопителя подключенык входам других формирователей сигналов четности групп с первой почетвертую,8, Устройство по п. 1, о т л ич а ю щ е е с я тем, что адресныевходы накопителя соединены с входами других формирователей сигналовчетности первой и третьей групп9. Устройство по п, 1, о т л ич а ю щ е ес я тем, что адресные входы накопителя соединены свходами других формирователей сигналов четности второй и четвертойгрупп.1 1Изобретение относится к вычислительной технике, в частности к запоминающим устройствам со схемами обнаружения ошибок, и может быть использовано в полупроводниковых модульных запоминающих устройствах.Цель изобретения - повышение...

Номер патента: 1200346

Опубликовано: 23.12.1985

Автор: Ясенцев

МПК: G11C 29/00

Метки: запоминающей, матрицы, параметров, сердечников, ферритовых

...контроль сердечников матрицы по параметрам: единице (1), единице разрушенной (1 ), нулю разрушенному(О ) и по коэффициенту разрушения единицы (К), представляющему со1200346, бой отношение амплитуды сигнала (1 ) к амплитуде сигнала (1).Устройство работает следующим образом.Перед началом контроля с помощью органов панели управления задается режим проверки, устанавливаются требования к параметрам сердечников, ставятся в исходное состояние все регистры и триггерные схемы устройства, задается количество обмоток считывания, имеющихся в проверяемой матрице набором на входном тумблерном 10 регистре 11. В исходном состоянии к генераторам токов испытательной программы блока 1 подключены координатные провода первого сердечника матрицы,...

Номер патента: 1200347

Опубликовано: 23.12.1985

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: адресных, блоков, памяти, цепей

...блоке 6 формируется первый адрес (например, логический О), который с его третьего выхода поступает на адресный вход 30 первого 14 и второго 15 блоков оперативнойпамяти. Если отказов нет, то на выход 33 поступает сигнал логической 1и на третьем выходе логического блока 6 формируется второй адрес (логическая 1). Кроме того, с второго выхода блока 6 управления, в каждом такте считывания тестового числа из контролируемого блока 16 памяти, на вход 29 записи - считывания первого 14 и второго 15 блоков оперативной памяти поступают сигналы записи. Одновременно с выходов счетчика 1 адреса п-разрядный код адреса поступает на вторые входы и элементов И второй группы 9 и на входы и элементов НЕ 7. С выходов элементов НЕ 7 инвертированный...

Номер патента: 1203364

Опубликовано: 07.01.1986

Авторы: Подтуркин, Умблия

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, оперативное

...17 присутствует нулевойуровень, перекспочающий блок 5 навыдачу данных на выходы 16, При записи на входы 15 поступает адрес,вьбирающий требуемую ячейку памяти. На входы 16 поступает словоданных. На время установления адреса на входе 17 присутствует нулевойуровень. Слово данных с контрольнымкодом из накопителей 1 и 2 поступает на входы регистра 19. По переднему фронту импульса записи на входе 17 в регистре 19 фиксируется сло 120336410 15 20 25 30 35 40 45 50 55 во данных, хранившееся в выбраннойячейке памяти, со своим контрольнымкодом. Блок 5 по сигналу на входе17 переключается на передачу словаданных с входов 16. Сигнал записина входе 17 переключает накопители1 и 2 в режим записи. Слово данныхзаносится в выбранную ячейку накопителя 1, а...

Номер патента: 1203600

Опубликовано: 07.01.1986

Авторы: Горшков, Корнышев, Шаварин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...И 18 подается потенциал с единичного выхода триггера 16, запрещающий прохождение синхросигналов на вход счетчика 17. На этом цикл раооты устройства заканчивается.Блок 5 управления позволяет менять временную диаграмму цикла работы устройства. При изменении управляющего кода, поступающего с выходов 22 блока 6 анализа ошибок на управлякцций вход коммутатора 15, например, на единицу, на вход счетчика 17 поступают синхросигналы более низкой частоты с второго выхода формирователя 14, что приводит к увеличению времени цикла работы устройства. В режиме заполнения ассоциативного накопителя (контроля) в счетчике 8 код не меняется. Следовательно, частота . управляющих сигналов также че меняется и должна быть выбрана такой, чтобы устройство...

Номер патента: 1203601

Опубликовано: 07.01.1986

Авторы: Семавин, Семавина

МПК: G11C 29/00

Метки: защиты, памяти

...для выдачи единичных сигналов на соответствуюшие входы элементов И блока 8 эле 5 1 О 15 О 2 э 30 35 40 45 50 55 ментов И. Блок 5 управления представляет собой блок триггеров 14. Единичные входы триггеров 14 подключены к выходам регистра 4 кода защиты, а нулевые входы - к первому входу 10 устройства, единичные выходы триггеров 14 соединены с первыми входами элементов И блока 8 элементов И.Регистр 6 адреса предназначен для приема кода адреса, по которому пришел запрос на обращение, а также для выдачи сигнала разрешения или запрещения на обращение к памяти в центральное устройство управленияяНа первый вход 0 устройства подается идентификатор пользователя.На второй вход 11 устройства подается код адреса, по которому запрашивается...

Номер патента: 1203602

Опубликовано: 07.01.1986

Авторы: Беспалов, Головачев

МПК: G11C 29/00

Метки: запоминающее

...блок 23 элементов ИЛИ, регистр 24 адреса, дешифратор 25 кода адреса, накопитель 26, информационное поле 27 накопителя, поле 28 контрольных разрядов накопителя, выходной регистр 29, блок 30 свертки по модулю 2, блок 31 сравнения, адресный вход 32, вход 33 опроса и выходную шину 34.Запоминающее устройство работает сле. дуюш,им образом.На вход 32 устройства подается код адреса, а на вход 33 - сигнал опроса. В каждом блоке- 3 памяти код адреса подается на вход регистра 24, и сигнал опроса на второй вход дешифратора 25, управляющего регистром 24. При наличии сигнала опроса на входе дешифратора 25 на одном из его выходов появляется сигнал, при помощи которого выбирается информация из соответствующей ячейки накопителя 26. С выхода...

Номер патента: 1205193

Опубликовано: 15.01.1986

Авторы: Белоусов, Данилов, Карякин, Сучков, Турусов

МПК: G11C 29/00

Метки: защиты, отключении, памяти, питания

...обратный импульс, по времени близкий к периоду сети, а по напряжению значительно ниже номинального. В этом случае датчик 1 выдает импульс, близкий к номинальным параметрам, а датчик 2 за счет выбора порога ограничения 0(фиг, Яд) выше паразитного выброса не выдает импульса. Импульсы с выхода датчика 1 поступают на вход блока 8, затем - на входы ключа 9, счетчика 10, триггера 11 и элемента И 12, которые анализируют сигналы положительной полярности. При длительности выходного сигнала датчика 1, меньшей длительности 2, (фиг, 78), на выходе элемента И 12 выдается сигнал, свидетельствующий о пропадании напряжения сети, Импульсы с выхода датчика 2 поступают на вход блока 13, а с его выходов в , на входы ключа 14, счетчика 15, триггера 16 и...

Номер патента: 1211809

Опубликовано: 15.02.1986

Авторы: Гринштейн, Новик, Сергеев

МПК: G11C 29/00

Метки: оперативной, памяти

...Т)ИГТЕОЭ т РЕ - ;."ТДВГс с г О)01,;)ИН)ттьй )Э ОП "ДКТ Ь 1 ХОПой С И" тДЛГО т)ДЗГ т ПЭ ттср)гтт 0 сттетттикэ 2 т( по-тт -,те ,. - я)реднО 1 инверси егс )дз 5 О:;, т 3.) "Мт г)РО)ГтС С, Н,.;. Э .;)3,)- -т,П 0С 1".; С;Д О Гт:,3 Э Э Ь ИЕ Ц. т ЯГо базово" о ЯДРесд Ри Д)ст;:,з; - .5ИМ СОСТС 5.г 5 д гс П "рсдс 53 с,СИГНЭЛОМ С 12-го )т:ХатЯ дс)В;(,ра. Кс Горлй ):;10 з)еьет 3(ин ср т( итР(ЕТ "г: - :;1 Й ,:ЧЕТЧИК 9 Т - П)0 Сд)1 смен;. базового адреса, 1 ас ол:Ку ИХ С Грсбо . Ксд Ь сс 1 ИНЭЕТСя т 1) .УЛВом сос. 05 Пии Б торо О сче Гчикся са еши)рдтор 7 строб руется при н,памяти.Устройство содер)кит генератор 1, ПЕОВЫй СчптЧИК 2, трИГГЕр и. С: ПСМЭТОРЬ (0 ЬОдЛЮ Два ПЕГ)БОИ ": т сгорай 5 групп, .Второй счетчик ,), цсшис)рятор 7, сумматор 8 по...

Номер патента: 1211810

Опубликовано: 15.02.1986

Авторы: Гарист, Трещановский

МПК: G11C 29/00

Метки: диагностики, памяти

...по данному адресу,тавыхода элемента И 13 через элементы ИЛИ 7-9 поступает сигнал записи ца соответствующие входы блоков 1 - 12, Сигнал с выхода элемента И 13 поступает также через элемент ИЛИ 16 на счетный вход счетчика 17,увеличивая его содержимое. При достижении содержимым счетчика 17 величины, хранящейся в регистре 9,элемент сравнения 18 формирует сигнал в блок 1,а такжеимпульс на счетном входе счетчика 21 и на входе записи блока 20, при этом увеличивается количество зарегистрированных неисправных элементов по критерию, равному содержимому регистра 19, а адрес этого элемента записывается в блок 20, После этого сигналом обнуления от блока 1 содержимое счетчика 17 обнуляется, и подсчет дефектов продолжается. В случае, когда количество...

Номер патента: 1211811

Опубликовано: 15.02.1986

Авторы: Горшков, Дерунов, Малецкий, Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...занесения кода "О" или "1" в/триггер 10,фи. 1 при зя 5 Си дян -ных или содержимым триггера 11 врис.чить"ванин,Запись информации г.ри пег)зом сг 10 - :.г С:аОЕ КОДИРОВаИЯ ПРОИСХО.;Ит СгЕДУЮщим образам,Б исходном состоянии все трггерыи регистрь обнуленьЦеи гяс ияня фиг. 1 не показаны,. В триггер 1 Ос входа 23 записывается ко: 6","ерез коммутатор 9 .)ереписывяется внакопитель 1 по заданному адресу,тт3 поступающему на вход 26,;1 осле этогоосуществляется контрольное считывание слова из накопителя 1 через элементы И 15 и элементы ИЛИ 7 в регистр 4 ".,Читанное слава, гоступяю;. ЩЕЕ В РЕГИСТР 4, МажЕт ОтгЛИЧатЬСЯзт исходного слова из-за боев иТаким образом, в результате выполнения вьппе указанных инверсий для всех М=1,2 Т в регистре 4...

Номер патента: 1211812

Опубликовано: 15.02.1986

Авторы: Герасимов, Кудрявцев

МПК: G11C 29/00

Метки: динамическое, запоминающее

...в момент импульса 41 и включенного триггера 15, т.е, при наличии сигнала 47, формируется сигнал 48 управления мультиплексором 2 для пропускания адреса регенерации, а импульс 44 через элемент ИЛИ-НЕ 7 и формирователь 8 формирует разрешающий сигнал "СЕ 1 на входе блока 3.Обращение к памяти в режиме регенерации реализуется всегда за счет того, что запуск триггера 21 осуществляется только в момент импульса 43.Благодаря связи между выходом дешифратора 4 и входом 27 блока 5, сигнал 52 "Выбор микросхемы" поступает в блок 5, где происходит раздельное формирование сигнала раэреше ния "СЕ" для режима обращения к памяти сигнала 55 "СЕИП" и для режима регенерации "СЕРГ", т.е. сигнала 44. Это позволяет реализовать операцию обращения к блоку 3 в...

Номер патента: 1215136

Опубликовано: 28.02.1986

Авторы: Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти

...разрядов кода, Код с выхода коммутатора 7 поступает на первыйвход коммутатора 9, на второй входкоторого поступает код с формирователя эталонных кодов 3 непосредственно, а на третий вход - выходноксигнал контролируемого блока, Блокуправления 10 позволяет получатьна выходе коммутатора 9 любой изтрех его входных сигналов в зависимости от управляющего сигнала. Сигнал с выхода коммутатора 9 поступает на первый вход блока сравнений4, на второй вход которого поступает эталонный код с выхода.формирователя эталонных кодов 5. Полученные импульсы ошибок с выхода блокасравнения 4 поступают через счетчик11 на ндикатор 12,Самоконтроль устройства производится следующим образом, Блок управления 10 подключает на выход второгокоммутатора 9 на вход...

Номер патента: 1215137

Опубликовано: 28.02.1986

Автор: Эннс

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...щинах потенциал логической "1" не устанавливается. В соответствии с потенциалом на возбужденных шинах 6 регистры 11 устанавливаются через коммутаторы 1 О в одно из двух состояний: логической "1", соответствующее логической "1"на шине 6 (шина исправна), либо логической "1", соответствующее логическому 0" на шине 6 (шина неисправна). После возбуждения одной числовой шины в соответствии с адресным сигналом А -А , т.е.перехода ее из состояния логической "1" в состояниелогического "0", в зависимости от информации, записанной в запоминающих элементах 8, на разрядных шинах 7 устанавливаются либо логическая "1", либо логический "0", В это время управляющий сигнал, посту-10 рованном виде. 15 В противном случае инвертирования не происходит...

Номер патента: 1215138

Опубликовано: 28.02.1986

Авторы: Кретинина, Мельниченко, Сукесов, Щербаков

МПК: G11C 29/00

Метки: памяти

...код адреса, одновременно сигнал ИСА поступает на датчик 14, разрешает формирование и передачу эталонного числа в регистр 13 и на блок 5. После проведения подготовки адреса, числа и управляющих сигналов производится последовательная пересылка этой информации в регистр 18 через ком-. мутатор 17 в соответствии с кодами блока 16, устанавливающимися по синхросигналам, передаваемым через коммутатор 7. По сигналам из регистра 20 регистр 13 последовательно опрашивается по разрядам и информация из него заносится в тот разряд регистра 18, который определяется кодом блока 16. Затем по команде "Запись, поступающей из регистра 20, сформованная тестовая последовательность поступает через коммутатор 19 на объект контроля - память 21.Для контроля...

Номер патента: 1215139

Опубликовано: 28.02.1986

Авторы: Горшков, Корнышев, Невский

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...и 15 поступает код "0". Поэтомупри появлении единичного сигналана выходе 32 блока 19 через коммутатор 18 содержимое регистров 10 и 11передается на выход 3 устронствабез изменения,производится считывание инверсногослова А и прямого слова В на регистры 10 и 11 соответственно, прием информации в которые синхроннзируется сигналом на выходе 30 блока 19. В результате считывания прямого и обратного слов А в регистре 1 О на инверсных выходах код 1" будет в том разряде, который отказал. Этот код через соответствующий из элементов И 20 упоступает на вход сумматора 16 и инвертирует искаженный . разряд слова А. Если имеется только один отказавший разряд, то на выходе элемента НЕРАВНОЗНАЧНОСТЬ 12 код "1", Этот код поступает на вход 34 блока...

Номер патента: 1215140

Опубликовано: 28.02.1986

Автор: Горшков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...разряда встроке, в которой надо записатьновую информацию, Если эти номера несовпадают, то на выходе блока 31 код"0". При подаче сигнала на вход 5элемент И 26 закрыт и содержимоеразрядов регистра 21 и разряда 23не меняется, т.е. там остается обратный код. Это приводит к тому,что при подаче сигнала на вход 4производится запись обратного кодаслова, соответствующих контрольныхразрядов и кода "1" в разряде 23 внакопитель 9. В результате .записанный символ и характер отказаразряда совпадают и искажения словане происходит. Если же номера разрядов на входах блока 31 совпадают,то на выходе блока 31 формируетсякод "1". На выходе сумматора 34 приэтом формируется сумма на модулюдва считанного разряда и значейияразряда, который будет записан наэто...

Номер патента: 1226532

Опубликовано: 23.04.1986

Авторы: Бохан, Дербунович, Кимарский, Кузовлев, Либерг, Черняк

МПК: G11C 29/00

Метки: интегральных, микросхем, памяти

...микросхемы",поступающих на его тактовый вход с.выхода формирователя 4 и после каждых К импульсов выдает импульс переноса, который (если задан режим измерения напряжений питания в процессе прохождения проверяющего теста)поступает через элементы И-ИЛИ 17на вход третьей группы счетчиков 9и изменяет их содержимое. С выхода генератора 23 напряжение помехи в виде белого шума поступает на пороговый элемент 24, который осуществляет формирование прямоугольных импульсов. Наличие импульса соответствует тому случаю, когда действующее напряжение суммы гармоник, образующих в совокупности белый шум, превышает значение порогового напряжения, Таким образом, на вход сброса в нуль третьего счетчика 21 через элемент И 25, если на его втором входе...

Номер патента: 1226533

Опубликовано: 23.04.1986

Авторы: Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, памяти

...ячеек памяти. Воспроизодимая информация с выхода контролируемого блока 10 памяти через коммутатор 6 поступает на первый вход блока 12 сравнения, на второй вход которого поступает код с выхода Формирователя 9 эталонных кодов, При несовпадении кодов, поступающих на входы блока 12 сравнения, что свидетельствует о неисправности контролируемогс блока памяти, на его выходе формируется сигнал ошибки, который стробируется на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управляннций вход ключа 8, и на его выходе Формируются импульсы, по одному на каждую неисправную ячейку памяти, которые поступают через элемент И 13 на счетчик 2, подсчитываются им, а суммарное чис" ло ошибок по окончании цикла контро 122653310 50 55 ля...