G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1451780

Опубликовано: 15.01.1989

Авторы: Кузнецов, Морозов, Политов, Поршаков

МПК: G06F 11/18, G11C 29/00

Метки: запоминающее, мажоритарное, резервированное, трехканальное

...мажоритарное резервированное запоминающее устройство работает следующим образом. 25Если информация, считанная из трех блоков 1, одинаковая, то все блоки 5 сравнения вырабатывают на выходах логические "011, которые поступают на вход 10 коммутатора 7, и на выходе 9 коммутатора 7 устанавливается код 110, При этом мажоритарный блок 6 работает как схема голосования два из трех для информации с блоков35В случае возникновения ошибки любой кратности в одном из резервируемых блоков 1, два блока 5 сравнения вырабатывают сигналы несравнения - лог. "1", а третий - сигнал сравнения - лог. "0". Мажоритарный блок 6 работает в этом случае аналогично предыдущему варианту как схема голосования два из трех за счет нали 1;ия хотя бы одного логического "0"...

Номер патента: 1451781

Опубликовано: 15.01.1989

Авторы: Иванов, Цыркин, Шовколович

МПК: G11C 29/00

Метки: памяти, постоянной

...выбранной микросхемы ПЗУ. Набрав на тумблерах 10 код какой-либо микросхемы ПЗУ, можно в режиме записи наблюдать на индикаторе 22 эталонную сигнатуру микросхемы, полученную в блоке 17, и содержимое соответствующей ячейки блока памяти (при правом положении тумблера 53) при помощи переключа теля 49 (соответственно нижнее и среднее положения).Режим считывания. Появление сигнала Считывание" приводит к установке в "1" триггера 47. После появления сигнала "Пуск" на устройство начинают поступать импульсы ТИ и ТИ. После получения сигнатуры -й микросхемы.ПЗУ по сигналу с выхода формирователя 45 импульсов происходит сравнение полученной сигнатуры с ко 51781 45 50 55 10 20 25 30 35 40 довым эталоном (эталонной сигнатурой), хранящемся в блоке 18...

Номер патента: 1456996

Опубликовано: 07.02.1989

Авторы: Агарок, Голубев, Стенькин, Чулкина

МПК: G11C 29/00

Метки: блоков, памяти

...адреса,Выход регистра 24 блока 14 генерации теста вырабатывает сигнал режи"ма работы блока памяти: запись в негоинформации или считывание из блокапамяти хранимой информации с последующим ее сравнением в блоке 5 срав-.нения с эталонной информацией, Кроме того, этотсигнап дает разрешениена прохождение сигнала выхода с блока 5 сравнения на информационный входтриггера 8, управление которым осуществляется сигналом 21 с блока 15 памяти, В случае несовпадения выходной информации с блока памяти и эталонной инфор мации три г гер 8 у ст ан ав-ливается в нулевое положение и запрещает дальнейшее управление счетчиком 4 адреса. Выход 19 представляет собой сигнал эталонного тестового слова, который в режиме записи через. коммутатор 13...

Номер патента: 1458892

Опубликовано: 15.02.1989

Авторы: Борзенков, Латыпов, Музалев

МПК: G06F 12/16, G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...выполненныйна конденсаторе 14 и резисторе 15,формирователь сигнала запрета, вы-,полненный на транзисторах 16-19, входящих в сборку НТ 251, конденсаторе20 и резисторах 21-25, ключ, выполненный на микросхеме 26: типа 564 КТЗ,имеющей входы 27, 28 и выход 29, шину 30 нулевого потенциала.Устройство работает следующим образом.При отключении и включении основного питания формирователь 6 вырабатывает сигнал, блокирующий передачучерез ключ 7 сигнала выборки,на микросхему 9 памяти. В момент отключе 1 ця питания отрицательный потенциай,вызванный разрядом конденсатора 2, прикладывается к базе транзистора 18, вызывая4его быстрое закрытие и открытие транзистора 19, обеспечивающего появление блокирующего (низкого) потенци" ала на входе 28...

Номер патента: 1462424

Опубликовано: 28.02.1989

Авторы: Дрозд, Карпенко, Лацин, Минченко, Полин

МПК: G11C 29/00, H03K 5/06

Метки: задержки, информации, контролем, цифровой

..."1" вызовет переключение коммутатора 3. В результате старшие разряды слова будут записаны в ячейку второго накопителя 7, а младшие - в ячейку первого накопителя 6, где в предыдущем полутакте чтения по этому же адресу была обнаружена неисправность.Таким образом, каждой ячейке накопителя 6 поставлена в соответствие ячейка одноразрядного накопителя 8 с таким же адресом, в которой хранится информация о работоспособности соответствующей ячейки накопителя 6. Если в ячейке накопителя 8 хранится ноль, то соответствующая ячейка накопителя.б исправна и в ней будут храниться старшие разряды, Если же в ячейке накопителя 8 хранится единица,то в соответствующей ячейке накопителя б существует неисправность и в нее будут заноситься младшие...

Номер патента: 1462426

Опубликовано: 28.02.1989

Авторы: Баранов, Березин, Королев, Онищенко, Поплевин, Трошин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированием, строк

...подаются адреса неисправных строк, в результате чего дешифратор 3 будет последовательно по 35 давать на входы лементов памяти дополнител ьно го столбцаО саответ ствующих неисправным строкам, сигналы выборки, Элементы памяти дополнительного столбца 10, на которые поступали выборки, переключат "я и установят на вторых входах соответствующих элементов И-НЕ 11 высокий потенциал, После перебора всех адресов неисправных строк на вход триггера 15 подается импульс положительной полярности, которой откроет транзистор 17, в результате чего зарядится емкость конденсатора 18, и бистабильная ячейка 16 переключится в состояние "1", На входе 12 установится высокий уровень напряжения, который в дальнейшем не изменится при любых изменениях...

Номер патента: 1469504

Опубликовано: 30.03.1989

Авторы: Семерников, Телековец

МПК: G06F 11/26, G11C 29/00

Метки: матриц, программно-логических

...состояние, устройство переходит в режим сравнения полученного эталонного кода состояния выходов ПЛМ (с выходов триггеров 17) с реальным кодом контролируемой ПЛМ, который подается на входы 12 устройства, При наличии инверсных выходов 40 ПЛМ эталонный код инвертируется блоком 4.Если коды ПЛМ и устройства контроля совпадают, то триггеры 15 и 17 обнуляются, в счетчик 9 добавляется единица, и начинается (д+1)-й цикл контроля. При несовпадении кодов триггер 7 сбоя перебрасывается в единичное состояние (по переднему фронту импульса триггера 26 управления).Формирователь 22 импульсов запирается потенциалом триггера 7 сбоя, режим контроля останавливается в 1-м цикле.Блок 5 индикации показывает значение 1-го контрольного кода, при котором...

Номер патента: 1471225

Опубликовано: 07.04.1989

Авторы: Гудков, Николаев

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированное

...29 блока 28.В режиме мажоритарного резервирования (фиг.4) устройство работает следующим образом.При записи на второй вход блока 3 поступает сигнал управления режимом работы устройства единичного уровня (код двух старших разрядов адреса "00"), Единичный уровень поступает на вход 7 блока 3, на управляющие входы трех групп разрядов регистра 20, открывая их информационные входы, и на элементы И 31, включая их в работу. Элементы И 30 прекращают работу. Блок 3 вырабатывает .сигналы записи и по разрядам выхода 14 переводит в режим записи накопители 10-13. Кроме того, данные сигналы записи по разрядам входов 22 поступают на вход первого элемента 34 задержки. Блок 3 также формирует уп 5равляющий сигнал, который по выходу 19 открывает вход...

Номер патента: 1472950

Опубликовано: 15.04.1989

Авторы: Меренков, Панфилов

МПК: G06F 7/58, G11C 19/00, G11C 29/00 ...

Метки: многофункциональный, регистр

...4 и 6 подаютсятолько сигналы с соответствующих информационных входов 12 регистра, Та-ким образом, многофункциональный ре"гистр "распадается" на отдельные 15триггеры,При подаче на первый управляющий .вход 14 сигнала логического нуля, ана второй управляющий вход 15 сигна"ла логической единицы на выходе элемента 8 вырабатывается сигнал логи-.-ьческой единицы и на вхбды триггеров7 всех разрядов 3 регистра, кромепервого, через элементы 5 и 6 подается инФормация с предыдущих разрядов 25регистра, а на вход триггера 7 первого разряда через мультиплексор 1 иэлементы 5 и 6 - информация с выходаблока обр атной связи 2. Таким обр а. зом, многофункциональный регистр 30преобразуется в генератор псевдослучайных последовательностей, которыемогут...

Номер патента: 1472952

Опубликовано: 15.04.1989

Авторы: Скалабан, Ярмолик

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...рабочего режима, После этого на вход9 устройства начинают поступать импульсы записи, Так как в первый момент времени после установки режимапроверки триггеры 15 остаются установленными в "0" то на входах сумР50маторов 13 по модулю два, соединенныхс выходами триггеров 15, также под"держивается "0", Поэтому сигналы синформационных выходов 14 накопителяпроходят беэ изменений через элементы суммирования 13 по модулю дваи мультиплексоры 11 и поступают наинформационные входы 2 накопителяПоступающий на управляюпдй вход 10 2 4"Запись-считывание" накопителя 1 им-,пульс записи обеспесивает повторнуюзапись в накопитель 1 той же инфор.мации, которая и ранее находиласьв нем, После задержки на элементе8 задержки импульс записи поступаетна синхровходы...

Номер патента: 1474746

Опубликовано: 23.04.1989

Авторы: Корженевский, Рябуха

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...сигналы четности С 1-С 1 б, записанные в контрольных разрядах У-У равны нулю. Тогда в соответствии с Н-матрицей кода(табл. 1) формирователи 12-14 формируют следующие сигналы контрольного слова: К, = К, - К - К 4 - 1 К-0 ф К з К 1 О11 40 К 1= 1 ф К 1 г= э К 1 т= 1 э КГб= Оф В блоках 15-17 эти сигналы сравниваются с сигнапами С,-Си в результате получаются следующие значения сигналов сравнения (несравнения) Б ,1- 4.1; ЯР = 0; Б в- = О; Я 1 - 1, Б=1;Б=1;Б=1;Б=О, На выходах блока 18 сигналы Х, 4 = 1 В блоке 41 производится сравнение сигналов Хи Б Х и Я Х и55Я 14 Х 4 и Б 1 значения этих сигналовв рассматриваемом примере совпадают и на выходе блока 41 формируется сигнап, указыва 1 щий, что ошибка произонла в блоке 1 памяти. Этот сигнал...

Номер патента: 1478258

Опубликовано: 07.05.1989

Авторы: Богунова, Изюмов, Николаев, Росницкий, Чабров, Чумакова

МПК: G11C 29/00

Метки: микросхем, памяти, постоянной

...ППЗУ. В зависимости от выбранного носителя эталонной информации контроль БИС ППЗУ может осуществ 5,ляться либо в каждом цикле сравнения побитно, либо в конце каждогорежима контроля по сигналу "+1", поступающему со счетчика 2 адреса поэталонной контрольной сумме. В случае, несравнения эталонной информации с содержимым проверяемой БИС ППЗУблок 11 сравнения вырабатывает соответствующий сигнал, поступающий навход блока 3 обнаружения ошибки, который формирует сигнал неисправности,прерывающий режим контроля путемостанова генератора синхроимпульсови выдает сигнал "Негоден. Режимыконтроля переключаются по сигналу"+1", поступающему с выхода переполнения счетчика 2 адреса., на счетныйвход счетчика 9 режимов контроля,после прохождения девяти...

Номер патента: 1481862

Опубликовано: 23.05.1989

Авторы: Крючков, Шмелева

МПК: G11C 29/00

Метки: блоков, памяти

...ячейки блока 18 импульсомс выхода блока 23 запускается блок6Количество циклов чтения дефектной ячейки определяется элементом32 задержки,35В режиме останова по ошибке причтении дефектной ячейки блока 18,импульсом,с выхода элемента И 10 черезэлемент И 15 триггер 7 устанавливается в нулевое состояние, блокируя 40запуск блока 2 и прохождение импульсов из генератора 1, При этом посостоянию выходов контролируемого блока 18, регистров 20 и 21 можно определить адрес дефектной ячейки, аномера разрядов с неправильной информацией - по состоянию счетчика 17,Для продолжения проверки необходимо подать команду "Пуск", При сов 50падении информации регистра 21 и блока 18 импульс на выходе элементаИ 10 отсутствует, триггер 7 сохраняет единичное...

Номер патента: 1481863

Опубликовано: 23.05.1989

Авторы: Абрамов, Воловник, Савинова

МПК: G11C 29/00

Метки: групповых, запоминающее, коррекцией, ошибок

...помощьюблоков 138-141, а контрольные разрядыс 1-с 4 (координата С) - с помощьюблоков 142-145.На входе 100 блока 8 присутствуетлогический нуль (низкий уровень напряжения), а на входе 99 - логическая единица (высокий уровень напряжения). В результате элементы И 146157 и 214-216 остаются закрытыми, ииа их выходах находятся логическиенули, а элементы И 211-213 открываются, пропуская на входы блоков 134145 исправленные значения трех контрольных разрядов 8 , я 8 . Одной Эвременно открываются блоки 158-169 исформированные значения контрольныхразрядов (координаты А, В, С трехмерного кода) поступают с их выходов навходы 63-74 блока 8 и на входы блоков5-7.С появлением сигнала на выходе 77блока 9 задержки производится записькодового слова в блоки...

Номер патента: 1481864

Опубликовано: 23.05.1989

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 29/00

Метки: блоков, памяти, сопряжения

...обращения,В одиночном режиме на вход 16,3 непоступает сигнал "Блочный режим 111 навыходах элемента 30 и триггера 21формируется высокий уровень, а навыходе элемента 29 - низкий уровеньпосле окончания сигнала"Обращение"5,1, Таким образом, триггер 20 исигнал "Обмен" 1. 2 сбрасываются прикаждом цикле обращения, в течениекоторого :ыполняется запись толькоодного слова и выдается один сигнал"Запись",При операции "Чтение памяти" блок5 приемников принимает сигналы 16,1,16,2, 16,3 и выдает сигналы 5.1,5.2, 5,3 (" Обращение", "Операция","Блочный режим") в формирователь 1сигналов,Адрес с входа 15 проходит черезблок 4 приемников, коммутатор 8,блок 2 приемопередатчиков и поступает на входы-выходы 14,Дешифратор 9 определяет адреспамяти,...

Номер патента: 1481865

Опубликовано: 23.05.1989

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее

...генераторформирует последовательность импульсов, которая устанавливает триггер41 запроса регенерации, На элементах36 и 40 выполняется выбор режима:"Работа" или "Регенерация", Регистр42 формирует временную диаграммурегенерации,Адрес регенерации задается счетчиком, встроенным в микросхемы пами, но при этом передаются не блокиданных, а отдельные слова,Сигнал "Блок" используется в качестве признака обращения к регистБлок 1 управления вырабатываетсигнал "Запись в регистр"1481865 Разряды регистра 10 05 6,7Таблица10 5 Контроллер 3 шины вырабатывает сигнал "Разрешение", а блок 6 обеспечивает прием адреса и данных на внутреннюю общую шину,Данные заносятся на регистр 8,Формат регистра 8 приведен в табл. 1, Т а б л и ц а...

Номер патента: 1483494

Опубликовано: 30.05.1989

Авторы: Вилесов, Коневцова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...четности.В режиме считывания массива информации в каждом такте обращения число, соответствующее коду адреса, извлекается из накопителя 1, Информационные разряды при этом через выходной регистр 4 поступают на выход устройства. Одновременно бит че.ности считанного слова поступает на четвертый сумматор 11 по модулю два и код адреса и код считанного слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ группы 5 на второй сумматор 6 по модулю два, которые как и при записивырабатывают биты четности адреса исчитываемого слова, объединяемыетретьим сумматором 7 по модулю двав результирующий бит. При считыва 20 нии информации на вход 13 поступает 25 30 35 40 45 50 55 единичный сигнал. Результирующийбит через...

Номер патента: 1495854

Опубликовано: 23.07.1989

Автор: Петров

МПК: G11C 29/00

Метки: блоков, многоразрядных, оперативной, памяти

...2 тактов, т.е. ;когда на втором выходе счетчика 3 устанавливается уровень логической "1", происходит первый цикл считывания информации из БОП, В процессе считывания информации из БОП выходы шинного формирователя 12 данных под воздействием логической "1" на управляющем входе находятся в высокоимпедансном состоянии. Проинвертированная входным регистром 11 информация из БОП поразрядно сравнивается в блоке сравнения на группе сумматоров 13 по модулю два с информацией, хранящейся в БПП 10, Обобщенный результат сравнения появляется на выходе п-входоввто элемента И-НЕ 14, ко 14958546торый является выходом блока сравнения. При наличии ошибки в считанной информации на выходе и-входового элемента И-НЕ 14 появляется логи 5евческая 1 , к о...

Номер патента: 1495855

Опубликовано: 23.07.1989

Автор: Карпищук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...на сбрасывающий вход триггера 11, разрешает переключение 20 триггера 11 при поступлении на его установочный вход уровня "0", который может поступать во время шестого импульса при совмещенном режиме работы или после окончания полного 25икла работы устройства при обычном режиме работы. Наличие свободногоестого выхода регистра 13 сдвига необходимо для увеличения времениобработки информации формирователем 7 кода ошибок.Поступающий на вход синхронизации устройства седьмой импульс приводит к появлению уровня "1" на седьмом выходе регистра 3 сдвига и уровня 0 на его четвертом выходе 1 135 и сохраняет уровни "1" на его пятом и шестом выходах. С седьмого выхода регистра 13 сдвига уровень "1" поступает на первый вход третьего эле мента И 17 и в...

Номер патента: 1499407

Опубликовано: 07.08.1989

Авторы: Жучков, Ковалев, Косов, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: доменной, памяти

...состояние и тактовые импульсы с второго тактового входа 47 устройства поступают на вход счетчика 28, Через время, равное времени переполнения счетчика, выходной импульс с него поступает на вход элемента ИЛИ 10 и далее на сброс группы 27 триггеров, отключающих питание с дополнительных блоков памяти, при этом устройство управления снова находится в исходном состоянии и потребляет питание только за счет первого, "дежурного" блока памяти, что при больших объемах памяти существенно снижает энергопотребление запоминающего устройства в целом.Формула изобретенияУстроиство управления для доменной памяти, содержащее группу блоков памяти, генератор импульсов, первый и второй элементы ИЛИ, первый триггер, элемент сравнеюя, первый и .второй...

Номер патента: 1501160

Опубликовано: 15.08.1989

Авторы: Бедертдинов, Захарян, Колчанов, Красовский, Попко, Раев, Статейнов, Топорков, Федоров, Шотов

МПК: G11C 11/14, G11C 29/00

Метки: доменной, памяти

...входы второго дешифратора 7, Формируя на его выходе четыре последовательности импульсов,осдвинутых по Фазе на 90 и используемых для управления блоком 103 Формирователей вращающегося поляЧастота импульсов Г Г соответствует рабочей частоте ДИИ 101. Происходит включение управляющего магнитного поля и начинается работа ДИИ 101, Иультиплексор 14 в соответствии с управляющими сигналами 23 и 24 обеспечивает в зависимости от типа тестируемой ДИМ 101, выбор одной из четырех последовательностей импульсов Й, для синхронизации работы устройства. Синхроимпульсам Г устанавливается в единичное состояние триггер 95, на В-вход которого с выхода триггера 84 через элемент ИЛИ 93 поступает единичный уровень.Синхроимпульсы 1 поступают напервый (счетный)...

Номер патента: 1501171

Опубликовано: 15.08.1989

Автор: Барашенков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...- множество (и+1)-разрядных ко 2дов, содержащих единицу илиноль в (и+1) разряде, хотябы две единины (нуля) в разрядах, которым соответствуютвыходы элементов сравнения,связанных вторыми входамитолько с одним из многоразрядных накопительных элементов 3 накопителя 2 и нули (единицы) в остальныхразрядах,В(В, ) множество кодов, содержащихединицу в (п+1) разряде, а(и+1) разряде, а также нулии единицы.в остальных и разрядах, причем количество нулей (единиц) нечетно и меньше и/2.Множества В и В соответствуютмногократным ошибкам при чтении, в15 том числе и четным, информации одного из многоразрядных элементов 3накопителей 1 и 2 соответственно.Множества В,В и (В,В ) соответствуют ошибкам нечетной кратности20 при чтении информации первого...

Номер патента: 1501172

Опубликовано: 15.08.1989

Авторы: Бисеров, Иванов, Мусин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...2 и дополнительным кодом адреса с выхода триггеров 12 и 13. По окончании цикла считывания в регистрах 3, 4 и 5 поразрядно устанавливается (при условии исправности блоков 1) одинаковая информация и через мажоритарные элементы 7 передается на выходы 22 устройства, Импульс с выхода 24 может быть использован для контроля окон1501172 чания обращения к устройству, Приотсутствии ошибок, т.е. при одинаковой информации поразрядно с выходов регистров 3, 4, 5 у формирователя 8 сигналов ошибки единица присутствует либо на выходе элемента И16, либо на выходе элемента НЕ-И 17,соответственно на выходе элементаНЕ-И 18 соответствующего разряда 10сигнал ошибки отсутствует,При наличии ошибки происходит несовпадение на входах как элементов И16, так и...

Номер патента: 1501173

Опубликовано: 15.08.1989

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: внешней, коррекции, ошибок, памяти

...информация с входа 17 через коммутатор 13 поступает в блок ,1 обнаружения ошибок, который сигналом по входу 24 переведен в режим декодирования. При выбранном полиноме Р(х) будет принят 341 разряд, 16 из которых контрольныеформирователь типа ошибки 36 после приема всех 341 разрядов производит анализ содержимого триггеров 59-74. Если .55 все триггеры в нуле, то на выходе триггера 92 "0", что означает, что .ошибки в принятой информации нет. Если хотя бы один из триггеров 59-74в " 1", триггер 92 устанавливается в"1", т.е. в принятой информации содержится ошибка,Сигнал с триггера 92 содержимоетриггеров 70-74 переписывает в регистр 40. Одновременно запускаетсяблок 30 запуска, который через элемент ИЦИ 16 продолжает подавать...

Номер патента: 1501174

Опубликовано: 15.08.1989

Автор: Конопелько

МПК: G11C 29/00

Метки: выходом, декодирования, коррекции, модульных, одиночных, одноразрядным, ошибок

...на первый адресный вход 12 подается адрес модуля, а на второй адресный вход 14поступает адрес разряда в этом моду ле. Это позволяет адресовать памятьс дискретностью до одного бита информации (адрес 24 -. разрядных слов подается непосредственно в блок паМЯТИ)45Блок вычисления синдрома 1 в соответствии с проверочной матрицей(Фиг.3) формирует следующие конт" рольные соотношения: С 9 = а+аг+аз+а 4+а 8+а 11+а 14+Яг, ,Я 1 +а +а ь+а +Я 1 г+а 1 +а г 8 я Ст - а,+а+аз+а,р +а, +а 1 Ь +а 73 я С 8 = ая+а,+а 9+а 1.+Я 14+а 1+а 1 Ь+аг 4При этом контрольные сигналы С,-С, поступают на выход 7, а С-С на вьг ход 5 блока 1. Для исправления ошибки, которая может возникнуть в одном иэ модулей, необх)рдимо для модуля разряд которого должен быть выведен на...

Номер патента: 1501175

Опубликовано: 15.08.1989

Авторы: Богданов, Лупиков

МПК: G11C 29/00

Метки: блоков, буферной, памяти

...блока 2 сравнения, выходов степени заполнения ем.- .кости проверяемого блока 16 и второй группы выходов блока 8 памяти поступают на инАормационные входы дешиА- ратора 36, на вход стробирования ко О торого поступает сигнал с выхода элемента И 34, После режима загрузки управляющих слов счетчик 7 находится в состоянии, которое определяет адрес первого управляющего слова в бло ке 8 памяти, Таким образом, в этот момент времени на выходах первой и второй группы блока 8 памяти присутствуеп первое управляющее слово, так как блок 8 памяти находится в режиме чтения. Под воздействием тактовых импульсов генератора 32 счетчик 35 последовательно проходит состояние от 0 до 2 , где 1 - разрядность счетчика 35. При этом на выходах дешифратора 36,...

Номер патента: 1508217

Опубликовано: 15.09.1989

Авторы: Бояр, Городецкий, Писарчук, Ушко

МПК: G06F 12/16, G11C 29/00

Метки: защиты, информации, оперативной, памяти, эвм

...первого блока 4 сравнения, резервного источника 5 питания, одновибратора 6, коммутатора 7 напряжения блока 8 нагрузки, второго блока 9 сравнения и блока 10 индикации.Устройство работает следующим образом.Блок 4 непрерывно следит за напряжением основного источника питания. Если это напряжение падает или происходит недопустимое его понижение, например до уровня 4,75 В при нормальном уровне 5 В, блок 4 вырабатывает сигнал, открывающий стабилизатор 3 напряженияПитание от резервного источника 5 по шинам 2 поступает в мик- роЭВМ, При восстановлении основного источника сигналом перехода из "1" в "0" от блока 4 запускается одновибратор 6. На выходе одновибратора появляется импульс, открывающий коммутатор 7, Напряжение, возникающее на блоке 8...

Номер патента: 1508286

Опубликовано: 15.09.1989

Авторы: Грибалев, Евстафьев, Кузьмин, Маслов, Орлова

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...элемент 14Формирователь 1 включает пороговый элемент 15, ключевой элемент 16, преобразователь 17 уровня, шунтирующий элемент 18.Устройство работает следующим образом.С выхода формирователя 1 при включении источника 5 на вход Формирователя 2 и на переключатель 7 подается сигнал "1", Переключатель 7 соединяет шину питания с источником 5,формирователь 2 передает на входкоммутатора 3 сигнал высокого уровняс задержкой С, которая должна бытьбольше времени установления напряжения.в сети основного питания,Коммутатор 3 разрешает передачуактивных уровней с сигналов управления накопителем .4 и передачу кодаадреса.При снижении напряжения источника 5 питания Формирователь 1 устанавливает на выходе низкий уровень, который транслируется...

Номер патента: 1508287

Опубликовано: 15.09.1989

Авторы: Лисицын, Марголин, Туниманов

МПК: G11C 29/00

Метки: запоминающее, контролем

...на выходах дешифраторов 5 отсутствуют и обращение к накопителям группы 1 не происходитПри поступлении на первые управляющие входы дешифраторов 5 сигналаразрешения адреса на выходах дешифратора 5.(п+1) возникает сигнал,разрешающий Формирование сигналов выборки и записи только для выбранногонакопителя блока 1, На выходах остальных дешифраторов 5, соответствующих входам адреса выбранного накопителя, Формируется код адреса,аналогичный коду на вторых управляющихвходах этих дешифраторов. На остальных выходах, соответствующих входамадреса невыбранных накопителей, дешифраторов 5.15,п, потенциалостается неизменным,В режиме записи сигналом с выходаблока 3 ключи блока 2 открыты на прием информации с шины 9. Стробы выборки и записи,...

Номер патента: 1510012

Опубликовано: 23.09.1989

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...такимобразом, что при полностью исправном состоянии устройства на выходах блока 5 появится нулевая информация, а при отказе одного из блоков на выходах, .соответствующих искаженным разрядам, появится единичная информация, Локализация искаженных разрядов запоминающего устройства производится дешифратором 6 по информации с выходов блока 5 суммирования по модулю два.Например, при отказе первого основного блока 1 памяти и искажении информации всех его и разрядов едничная информация появляется надах 4 - 4, 5- 5дешифратортак как происходит несравнение имации, считанной с основных блок1, - 1памяти с информацией резного блока 2 памяти и блока 3 паконтрольной информации, При искажнии всех и разрядов второго осного блока 1 памяти единичная...