G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1317485

Опубликовано: 15.06.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...питания обеспечивается при переключении триггера-защелки 15 в состояние 1 (состояние О 20 25 30 35 40 45 50 55 2на инверсном выходе). Такая организация отключения питания обеспечивает в режиме внешних обращений прохождение через элементы ИЛИ 12 и 13 и первый коммутатор 8 сигналов с внешних входов устройства,Отключение питания от схем самоконтроля происходит не только по завершению самоконтроля (сигнал с выхода генератора тактовой последовательности). Если накопитель полностью исправен, то при присоединении выхода 22 к шине питания также происходит отключение схем самоконтроля, и самоконтроль вообще не производится (такое отключение целесообразно проводить и при неисправности блоков самоконтроля). Оперативное запоминающее устройство с...

Номер патента: 1317486

Опубликовано: 15.06.1987

Авторы: Жибура, Марков, Семенов

МПК: G11C 29/00

Метки: блоков, памяти

...4, элемент 6 НЕ, элемент И - НЕ 9 обеспечивают работу устройства в режимах записи и чтения (О - Запись, 1 Считывание). При первом проходе по адресам контролируемого блока 12 (первый цикл контроля) осуществляется режим Запись, при втором проходе по адресам (второй цикл контроля) осуществляется режим Чтение,Таким образом, в режиме записи счетчик 3 адреса формирует последовательность адресов. В режиме считывания формирует ту же адресную последовательность, что и при записи и обеспечивает считывание из блока 12 информации, записанной в него в режиме записи. В течение первого цикла контроля регистр 5 сдвига работает в режиме непрерывного сдвига записанной в него информации, затем по заднему фронту импульса Сброс осуществляется...

Номер патента: 1317487

Опубликовано: 15.06.1987

Авторы: Бондаренко, Локтионов, Патракеев, Родин

МПК: G11C 29/00

Метки: запоминающее, информации, исправлением, отказавших, разрядах

...на входах чтения блоков 1 высокого логического уровня на выходах блоков 1 появляются сигналы признака неисправного разряда (ПНР), соответствующие В-разрядам записи в блоках 1. По задержанному относительно сигнала Чтение сигналу высокого логического уровня с элемента 17 задержки на время, необходимое для считывания с блоков 1, регистр 6 принимает сигналы ПНР с блоков 1. Элементы И 7 формируют на основе данных из регистра 6 на своих выходах корректирующую информацию. В этот момент времени с элемента 16 задержки высокий логический уровень поступает на входы записи блоков 1, а на входы чтения поступает низкий логический уровень, который формируется элементом ИЛИ 13 в результате поступления на один из его входов низкого логического...

Номер патента: 1319079

Опубликовано: 23.06.1987

Авторы: Волох, Русс, Рябцев, Смалий, Стафеев, Торшина, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы коммутаторов 6, 8 и 11 поступают сигналы с выхода делителя 68, которые обеспечивают поочередную передачу кодов адреса, данных и кодов операций на контролируемую. память, подключаемую к устройству при помощи блока 15 сопряжения, который обеспечивает соединение выходных сигналов регистров 12 - 14 с входными контактами контролируемой памяти и выходных контактов этой памяти с входами блоков 9 сравнения.При осуществлении последовательной записи информации в ячейки памяти значение кодов адреса всех четырех блоков 5 формирования адреса изменяется на четыре.Таким образом, формируется код адреса ячеек контролируемой памяти и в них осуществляется запись информации.Сравнение кодов адреса, формируемых блоками 32 адреса с конечным кодом...

Номер патента: 1320848

Опубликовано: 30.06.1987

Автор: Корженевский

МПК: G11C 29/00

Метки: запоминающее, коррекцией, модульное, ошибок

...49 производит подключение отказавших разрядов к соответствующим разрядам регистра 30 числа, где производится их коррекция При этом на первый контрольный выход устройства 57 подается с выхода элемента 47 ИС"ЛЮЧАЮЩЕЕ ИЛИ сигнал одиночной модульной ошибки.При возникновении двойных модульных ошибок с любой разрядностью и в любых сочетаниях в информационных и контрольных разрядах устройством производится их обнаружение и формируется сигнал некорректируемой двойной модульной ошибки. При этом можетбыть несколько типов двойных модульных ошибок. Например, возникшая ошибка вызвала появление сигналов несравНения на одном или нескольких выходах первой и. второй. группы выходов блока 29 сравнения. В этом случае на выходе второго элемента 47...

Номер патента: 1322377

Опубликовано: 07.07.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, модульных, обнаружением, ошибок

...появляются сигналы несовпадения (на всех трех сразу, только на лнух из трех и,и нд одном из трех), коОрые поступдюг нд входы блоков 25 и 26.4 В блокдх 25 и 26 произволится выработкаНОМсРД (Н УНИтаРНОМ КОДЕ) ОтКДЗаНШЕГО МО- дуля 21- 2 о памяти, Затем по )кончании переходных процессов и к приходу сигнала строба на вход 31, в блоке 27 осу цест вл я я сравне Р си на Ов, поступив с б 0 кон 25 и 26, и н случае и.х несонпаления ид выходе блока 27 вырабатывается сигнал, например Лог. 0, наличия отказов, например, в двух модулях, который блокирует рдботу блока 29. В случае Отказа Одного из50 модулей 212 о н блоках 25 и 26 вцрзбатынзк)тся олинаковые номера отказавших моду.)ей и сигнал несовпадения на выхоле блока 27 не вырабатывается. Сигналы с...

Номер патента: 1322378

Опубликовано: 07.07.1987

Авторы: Волков, Мироновский

МПК: G11C 29/00

Метки: групп, регистров

...регистров слвигд: лвя рс гистря 1.1 1 и 1.1 2 цц четыре рззрялд, лн регистр 1.2.1 ц .2.2 по гцссть разрялов и лвд рспьстра 1.3.1 и 1.3.2 НО восемь разрядов.Устройство содержит кцьпрольный регистр 2.1, состоящий из четырех разрядов, контрольные регистры 2.2 и 2.3, состоящие из лвлх разрядов, шесть схлла- торов по мцлллю лвд 31, 3 1 2, 3.2 1, 3.2 2, 33.1, 3.32 кжлый с двумя и цлцим выхцлс)л 1, элемент ялержкц.11 ерел цдчлцм рботы кццьрцлирхемыс регистр 1 и хтрцйстнц ля контроля цецбхолцмц уст;повить и цдч,ь,цс сцтс)янис. 40 Этц мжцц слслть несколькими спос)бдмц.По первому из цих цулевос цдчгльцос ссстояние устдцдвлиьяегся подачейццгнетствукнпегц упрвлякнцего сиги,ь ц вхцлы ОбщеО сбрскд кццгролирл мых и конг 45 роль ныл рс...

Номер патента: 1322379

Опубликовано: 07.07.1987

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...чр 1 с(н)тв( гстцук)пи( коч ау 11 Орь(, И чп р нс)5 к)ии( цхо. которых по и;1), и;ирич(р, сиг)ш, ,101 икой (.11 и)п(1. (1 Орх)1 рс)ц) 11 и 1 1 и 12 но сфорхроц)нн/ и /, прит(т- Н Ь Ч ( И Х 1 ВО 1) Ч Ц Ь) )И (,151 Н00 Г Н( Т("Гвц Н 0г, контро,ьныхицо,Ов. (.форчиронзнны( ткич обр;1 Оч колоныь с.инз 1 Ии(ьв)Кт(я 00 аса на и нкопит(ли 13 и 14Е р(.жи м( сиынь)ни 5 и нфорл( Ии ннакопите;151 1 Ор(ироц 1(, п),) 1 ) вновь осуп(л вляк) г форч проц;)ни, кдк и ц - жиче (циси, н;ьриных н снга гс Нун- иИх нч контро,)н)ых сичала 11 ри по;Нлснии опИбок л чеи нны( 1;)рь (нга гс Н(н иих копгрольны, и п)( и )Иых бигоц бу.ч ллицться ЕэОк) 21,асс,)н;)ц)иц;)нл истинное нзачпп ц;ри)( ных пмво,нц 40 В блокдх 23 и 21 спц,(ния проци г;1 нныконтро,)ьнь)( ихцо,...

Номер патента: 1322380

Опубликовано: 07.07.1987

Авторы: Аббасов, Животовский, Ибрагимов, Лебедев, Рагимов

МПК: G11C 29/00

Метки: регистра, сдвига

...11 цд уцрдвлякщий вход сул)матора 12 импульса опроса с выхода форл)ирователя 9 строба цд Выходе сумматор 12 присутствует сигнал Отказ.Си Идл с выхода формирователя 9 строба также поступает ца К-вход триггера 4. Так кдк цд Г-вход триггера 4 поступает в это цречя очерелцой тактовый импульс, то по алцему фронту этого импульса триггер 4 устдцав.)ивдется в нулевое состояние, закрывая цо вп)рому вхолу элемент И 8 и открывая ллИт И-НЕ 2, через который тактовый импульс, цостуцанций с входа 15 устройства своим залцим фронтом устанавливает )риггер 5 в лицичцое состояние.Высоки Й цотГц ци дл с ц р 5 МОГО Выхода три Гер 5 через элмент И 6 поступает цд Верный вход сумматора 12, на второй вход кгорого цостуц,ит единичный бит с выхода ре истра 13. В...

Номер патента: 1324068

Опубликовано: 15.07.1987

Авторы: Бородин, Мельников, Паращук

МПК: G11C 29/00, G11C 7/00

Метки: памяти, постоянной

...элемента (а следовательно, и состояние ключа 4) теперь зависит от уровня сигнала на его третьем входе (т.е. на шине 2). Если по шине 2 данных поступает код числа, соответствующий уровню 1, то ключ 4 открывается и напряжение с шины 5 через ограничительный резистор 6 поступает на вход/выход 9 устройства. Если по шине данных 2 поступает код числа, соответствующий уровню О, то ключ 4 закрыт уровнем 0, поступающим на его управляющий вход с выхода элемента И 1, а ключ 14 открыт уровнем 1, поступающим на его управляющий вход с выхода элемента И 20 через элемент ИЛИ 19 (так как на шинах 21 и 3 - уровень 1). При этом вход/выход 9 устройства подключен к общей шине. Таким образом, в зависимости от кода числа, поступающего по шине данных, на...

Номер патента: 1325568

Опубликовано: 23.07.1987

Авторы: Дворецкий, Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...счет уменьшения разрядности контрольного оборудования,На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит контролируе"мые блоки 1 постоянной памяти, сумматоры 2 по модулю два, сумматор 3,счетчик 4, блок 5 сравнения и регистр 6Устройство работает следующим образом.При подаче на входы блоков 1 памяти последовательно изменяемого кодаадреса и импульса запроса информаци- .онные слова с выходов каждого из блоков памяти поступают на соответствующие входы сумматоров 2 по модулю два.На выходах сумматоров 2 формируетсясумма по модулю два считанной из блоков памяти информации, разрядностькоторой равна разрядности информационного слова, Суммы по модулю дваподаются на входы сумматора 3. Единицы переполнения при...

Номер патента: 1325569

Опубликовано: 23.07.1987

Автор: Урбанович

МПК: G11C 29/00

Метки: динамическое, запоминающее, коррекцией, ошибок

...65 (фиг,4) и таким образом устанавливается местоположение ошибки, В сумматорах 64 ошибка корректируется. При поступлении следующего тактового сигнала скорректированное кодовое слово поступает в регистр 25, а синдром ошибки - на входы накопителя 14, Эта информация по единичным сигналам на выходах 5 и 8 блока 1 записывается по тому же адресу в накопители 10 и 14.Если в считанном из накопителя слове нет ошибок, а на выходах 36 - сигналы, отличные от нулевого (ошиб-, 25 ка из-за сбоя элемента памяти обнару" жена и скорректирована при предыдущем обращении к этой ячейке), то изменения информационных символов не происходит, а в соответствующие разрыды накопителя 14 записываются нулевыесимволы.В случае появления в считанномслове двух ошибок...

Номер патента: 1325570

Опубликовано: 23.07.1987

Автор: Корженевский

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...15-17 эти сигналы сравниваются с сигналами С, -С и в результате получаются следующие значения. 55сигналов сравнения (несравнения)81 Б =О Бр=О Бш=11 Бя-=18=0. На выходах блока 18 сигналыБ =1. В блоке 40 производится срав,4 нение сигналов Би Я ,Б и Я Бо ф Б н БЭначения этих сигналов ф в рассматриваемом примере совпадаюти на выходе блока 40 формируется сигнал, указывающий, что ошибка произошла в блоке 1 памяти. Этот сигнал поступает на входы элементов И21, 22, соответствующих разрядамблока 1 памяти. На другие входы этих же элементов И 21, 22 поступают сигналы Б -Б, и сигнал ошибки с выхода 25 блока 20, т,е. на их входах присутствуют по три единичных сигнала. С выходов этих элементов И 21 единичные сигналы поступают на соответствующие...

Номер патента: 1325571

Опубликовано: 23.07.1987

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...6 - адресными входами(1 О) устройства, вторая группа входов (и+З-гоп + ш + 2-го разрядов)счетчика 6 - входами (11) данных устройства, Синхровход счетчика 6 соединен с выходом генератора 12, Управляющий вход (" Счет/Установка ) счетчика 6 соединен с первым входом генератора 12 и является входом (13)Контроль/Работа" устройства. Входсброса счетчика 6 соединен Б-входомустановки первого триггера 14 и выходом блока 15 сброса, Выход старшегоразряда счетчика соединен с синхровходом первого триггера 14. Р-входвторого триггера 7 соединен с выходом блока 3 сравнения.Одновибратор 17 своим входом соединен с выходом сумматора 4 по модулюдва, а выходом - с третьим входом генератора 12 и синхровходом второготриггера 7, Одновибратор 17 осуществляет...

Номер патента: 1332381

Опубликовано: 23.08.1987

Автор: Дикий

МПК: G11C 19/00, G11C 29/00

Метки: регистр, самоконтролем, сдвига

...сбоях в работерегистра 1 р сдвига, приводящих к изменению числа единиц на выходах (искажение информации в любом разряде либо в любом нечетном количестве разрядов одновременно, либо в любом количестве разрядов в разные моменты времени), информация на выходе элемента 2 свертки по модулю два изменяется, что ведет к изменению информации на вьжоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и на выходе элемента И 4. В результате на выходе 10 устройства появляется логическая единица, означающая наличие ошибки в работе регистра 1 сдвига. Причем сигнал ошибки на выходе 10 устройства может появиться. только тогда, когда на втором входе элемента И 4 присутствует логическая единица, При наличии на этом входе логического нуля ошибка блокируется. Возможность...

Номер патента: 1332385

Опубликовано: 23.08.1987

Авторы: Конопелько, Приходько, Щетинин

МПК: G11C 29/00

Метки: памяти, постоянной

...работает следующим образом.При считывании сигналы информационных 3 и проверочных 2 разрядовс блока постоянной памяти (не показан) поступают на селектор 4 и блок1 кодирования, на выходах 8 которогообразуются контрольные соотношенияС применяемого кода (фиг,2).Наряду с этим в зависимости отсигнала на входе 5 селектор 4 выделяет на свои выходы 12 считываемуюинформацию первого байта (разрядыа, ) или второго байта (разрядыа ц), которая поступает на входыпервой группы блока 13 мажоритарныхэлементов и входы второй группы первого 9 и второго 11 формирователейчетности. На входы 8 первой группы2385 1 О 15 20 2530 35 40 45 50 55 блока 9 поступают сигналы с выходовблока 1 (С . для кода Фиг.2), а навходы 10 первой группы блока 11сигналы с...

Номер патента: 1332386

Опубликовано: 23.08.1987

Авторы: Березин, Маринчук, Онищенко, Сушко

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...частоты, построенного на триггере 20 и переключаемого по заднему фронту импульсагенератора 19. Формирование однократной ошибки в слове, записываемом в накопитель 4, выполняет инверторы 6 и 7 под управление. сигнала уровня "1" с выхода соответствующего разряда регистра 22, Исправление ошибки при считывании этого слова иэ накопителя 4 осуществпяет блок 9 коррекции. Факт исправления ошибки устанавливает схема 26 сравнения, причем сравнение разрешено только в режимесчитывания во время действия импульса генератора 17 (это обеспечивает достоверность считанных данных). Смена ошибочного бита происходит при сдвиге "1" в регистре 1 8 по заднему фронту импульса на выходе триггера 20, а переход к новому информационному слову (смена состояний...

Номер патента: 1336120

Опубликовано: 07.09.1987

Авторы: Карлов, Кошель, Ондрин

МПК: G11C 29/00

Метки: жгутов, кодовых, пзу

...устройстве предусмотрен контрольполноты проверок, обеспечиваемый схемоц, состоящей из регистра 21, блоков 22-25 и элементов 29 и 7. При несоответствии шага перебора адресовв регистре 14 единице на всех входах элемента 29 присутствуют сигналы нулевого уровня, вырабатываемые элементами И блока 25 по.соотношению признаков "Больше", "Меньше".и "Равно" Сигнал же единичного уровня вырабатывается одним из элементов И блока 25 при правильном шаге чередования адресов за счет обязательности условия, что при смене "0" на "1" в данном разряде адреса старшие от него разряды обязательно будут равными, а младшие разряды изменят свое состояние из "1" в "0". Подбирая такое сочетание разрядов с выходов (по одному) блоков 22-24 для каждого элемента И...

Номер патента: 1336121

Опубликовано: 07.09.1987

Авторы: Белов, Кленов, Ухарова

МПК: G11C 29/00

Метки: микросхем, памяти, постоянной, разбраковки

...элемент И 19 - подборзакончен.Рассмотрим работу устройства врежиме контроля микросхем, При этомв блоке 4 управления, элемент 27коммутации устанавливается в такоеположение, что элемент И 24 закрытпо управляющему входу, а элемент И25 открыт,Работа устройства в этом случаепроисходит аналогично за ичключениемтого, что проверка заканчивается заодин полный цикл.Микросхема с эталонной информацией устанавливается во второй блок3 контактов, а проверяемая - в пер"вый блок 2 контактов, В исходном положении счетчики 1 и 11 находятся внулевом состоянии, а триггеры 23 и17 - в единичном. На третий входустройства поступают тактовые импульсы. При подаче на вход 8 устройствасигнала сброса триггеры 23 и 17 устанавливаются в нулевое состояние иначинается...

Номер патента: 1336122

Опубликовано: 07.09.1987

Авторы: Лабунов, Суходольский, Урбанович

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

..."4",Например, проверочная матрица Нкода при К = 8 имеет вид:11101001 1000010011011 01000Н= 01011100 0010000110111 0001011100110 00001При К = 8 необходимо г+1=5 проверочных символов. При возникновенииодной ошибки синдром имеет нечетныйвес (число единиц) а при возникновении двойной - четный,Устройство работает следующим образом,Режим работы, На входах 26 - информация, подлежащая записи в накопитель по адресу 8, На основанииэтого шифратор 5 вырабатывает проверочные символы, Кодовое слово, состоящее из информационных и проверочных битов по входам соответственно2 и 3 записывается в накопитель 1На этом цикл записи заканчивается.Режим считывания. На входе 6 устройств - нулевой сигнал. Считываемыеиз накопителя информационные и проверочные...

Номер патента: 1336123

Опубликовано: 07.09.1987

Авторы: Блажевич, Новик

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Вход данных имеет постоянноенулевое состояние во время первого цикла адресного перебора теста (режим чтения 1/запись 0) и постоянное единичное состояние во время второго цикла адресного перебора теста (режим ЧТЕНИЕ О/ ЗАПИСЬ 1). Во время действиячетырехтактного сигнала ЧТЕНИЕ в двух первых тактах имеет место запрет чтения, в третьем такте раз решение чтения, в четвертом вновь запрет чтения, и выходные сигналы контролируемого блока оперативной памяти в соответствии с ее таблицей состояний/переходов отличаются от 15 этих двух режимов (при запрете чтения - обычно высокоимпедансное состоя. ние, при разрешении чтения - соответствующая записанная ранее информация О/1). Поэтому будут выявлены 20 такие неисправности, которые привели бы к...

Номер патента: 1339658

Опубликовано: 23.09.1987

Авторы: Бородулин, Елизаров, Иванов

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...10 они складываются по модулю два сумматором 14 и элементами ИСКЛЗАЧЛИ,ЕЕ ИЛИ 15.1, ,15.тп- с содержимым триггеров 16.1. 16.тп, а результат суммирования записывается в этих триггерах. Спад импульса на выходе блока 4 управления вызывает инкремент содержимого счетчика 6 на единицу. Таким образом подготавливается считывание данных из накопителя 8 по адресу 0001. Процесс считывания данныхиз последовательных разрядов накопителя 8 и записи (или иначе - сжатия)этих данных в сигнатурном анализаторе 10 протекает и далее, вплоть до достижения адреса 111, прерываясь лишь на время подачи сигнала логической "1" на вход 2, После записи по фронту импульса с номером 2" в сигнатурный анализатор 10 данных расположенных в накопителе 8 по адресу 111,...

Номер патента: 1341683

Опубликовано: 30.09.1987

Авторы: Алумян, Ваганян, Момджян, Яковлев, Ямутов

МПК: G11C 29/00

Метки: памяти, постоянной

...15 и обеспечивает его блокировку.При этом результат контроля информации, считанной с проверяемого блока11, вырабатываемый на выходе блока12 и стробируемый импульсом с распределителя 8 синхроимпульсов, не поступает через элемент И 15 и элементИЛИ 5 на вход триггера 3. Следовательно, останова не происходит и устройство переходит к контролю по следующему адресу,Сигнал "0" считанный с блока 17,через элемент НЕ 16 поступает навход элемента И 5 и обеспечивает прохождение сигнала неисправности, выработанного блоком 2, через элементИ 15 и элемент ИЛИ 5 на вход триггера 3 устанавливая его в положение,блокирующее прохождение импульсовгенератора 1 через элемент И 4 в распределитель 8 синхроимпульсов. Происходит останов по...

Номер патента: 1343444

Опубликовано: 07.10.1987

Авторы: Новикова, Студнев, Фукс

МПК: G11C 29/00

Метки: записи, запоминающее, информации, контролем

...на управляющий вход. триггера 16, который, срабатывая, формирует сигнал на вход формирователя 6 сигналов записи и разрешает прием импульса соответствующей команды из распределителя 5,Результат сравнения, поступившийна выход 12 устройства, может использоваться как сигнал контроля или каксигнал, управляющий работой запоминающего устройства с источниками пе.редачи и приема информации,Четвертым тактом цикла формируется команда записи, поступающая на информационный вход Формирователя 6 сигналов записи. При совпадении информации о наличии команды записи с сигналом обращения к блоку памяти накопителя 1, поступающего с выходов.дешифратора 9, на выходе формирователя 6 появляется команда записи входной инФормации в блок накопителя 1, т.е,...

Номер патента: 1345263

Опубликовано: 15.10.1987

Авторы: Мосеев, Муранков, Рогинский

МПК: G11C 29/00

Метки: запоминающего, постоянного, устройства

...1 и счетчика 3 по модулю И, послечего такт считывания информации изПЗУ повторяется, но без суммированиясчитанной информации, так как отсутствует разрешающий сигнал с выходадешифратора 6. Через И тактов считыкачестве испытываемого ПЗУ, поскольку переходные процессы будут затухать до прихода нового сигнала обращения. 1 нл. вания информации счетчик 3 вновь . приходит в исходное состояние и дешифратор 6 вырабатывает сигнал "Разрешение суммирования" и т.д.При поступлении 2 сигналов "+1" регистр-счетчик 1 возвращается в исходное состояние, а счетчик 4 переходит в первое состояние, после чего начинается следующий цикл считывания информации. Через п циклов считывания информации из ПЗУ счетчик 4 по модулю И переходит в состояние и. После...

Номер патента: 1345264

Опубликовано: 15.10.1987

Автор: Шкадин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...прямой и инверсный"шахматный" коды в блок памяти 15.ИнФормация с выхода блока памяти 15сравнивается с входной с помощью блока сравнения 9, которая стробируется импульсами с выхода формирователя импульсов 14, Одновременно состробирующим импульсам появляется импульс на выходе совпадения блокасравнения 9 при равенстве входной ивыходной информации или импульс навыходе несовпадения в противном случае. При правильной записи импульс свыхода совпадения блока сравнения 9 устанавливает триггер по Б-входу вединичное состояние, тем самым раз решая переход на контроль схемы памяти по следующему адресу. Если записьпроизведена неверно, импульсом свыхода несовпадения обнуляется триггер 11 по К-входу, запрещая сменуадресного када для,блока памяти 15,и...

Номер патента: 1348912

Опубликовано: 30.10.1987

Авторы: Второв, Куканов, Соловьев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...Если сбойслучайный, то по истечении 0,5-5 спосле сигнала "Запуск" устройство переходит к контролю по следующим адресам и разрядам блока 34 памяти,При контроле для определения области устойчивой работы блока 34 меняется напряжение питания на границах допустимых зон. При появлениисбоя регистр 7 фиксирует адрес, покоторому произошел сбой, и разряд,в котором он произошел. Формирователь 9 с периодом Т = 1 с подает сигнал "Запуск" на блок 1 управлениядо тех пор, пока питающее напряжениене достигает значения, при котором 25блок 34 памяти работает устойчиво,В режиме контроля хранения информации при кратковременном отключении питания устройство работает следующим образом. 30Осуществляется запись любого теста ( тяжелый код, шахматнь 1 й порядок",...

Номер патента: 1348913

Опубликовано: 30.10.1987

Авторы: Алексеев, Демидова, Жучков, Косов, Росницкий, Савельев, Чумакова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

..."1" триггер 13 блока 3. Сигнал разрешения с этого триггера открывает элементы И 8 и управляет работой селектора 9.1В режиме записи сигналами с входов "Запись" и "Обращение" через элемент И 17 устанавливается в состояние "1" триггер 15 блока 11, разрешая тем самым запись информации вблок 1. Сигналом с триггера 13 блока3 через элемент ИЛИ 21 и элементИ 19 блока 11 устанавливается в состояние "1" триггер 16, который открывает элементы И 8 и через элементИ 20 и элемент ИЛИ 22 блока 11 производит считывание уже записанногои блокчетного байта, который срегистра 4 подается через элементыИ 8 и селектор 1 О на запись в блокодновременно с четным байтом, который передается на блок 1. с информа-.ционных входов устройства через коммутатор 6 и...

Номер патента: 1352535

Опубликовано: 15.11.1987

Авторы: Захаров, Краснянский

МПК: G11C 19/00, G11C 29/00

Метки: самоконтролем, сдвига

...1 = 1 переписывается в ячейку с номером 0 модуля памяти 1 з и т,д, В п ш-м тактепервый бит при ТИ 1 = 0 считываетсяиз модуля памяти 1 , положительнымФронтом тактового импульса ТИ 2 переписывается в БТ 5и поступает навыход устройства. Второй бит информации во втором такте записывается вячейку с номером 1 модуля памятив (и+2)-м такте - в БТ 3 и с еговыхода в ячейку с номером 1 модуляпамяти 1 и т,д. и в (пш+1)-м тактепоступает на выход устройства; и-йбит информации в указанном выше порядке последовательно проходит ячейки с номером пмодулей памяти 1 ив (пт + и)-м такте поступает навыход устройства. Затем указанныйпроцесс продвижения информации поячейкам модулей памяти 1 -1 повторяется,Таким образом, на выходе реализуется Функция...

Номер патента: 1354250

Опубликовано: 23.11.1987

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...3., памяти,приводящей к ошибке любой кратности, 20 с выходов блока 6 на входы элементаИЛИ 7 поступает нулевая информация(в искаженных разрядах появляютсяединичные сигналы), в результатечего с выхода элемента ИЛИ 7 на входтриггера 9 поступаст сигнал неисправности. Сигнал неисгравности переводит триггер 9 в другое устойчивоесостояние и поступа.ет на вход третье.го элемента И 10,.Сигнал с выхода триггера 9 гоступает на входы элементов 1 О, - 10 ина управляющие входы ключей 1 1 ичто приводит к подаче питающего напряжения на гервый .1, и второй 3 ре зервные блоки памяти и задействованию в работу всех блоков памяти запоминающего устройства. 11 ри этом свыходов блоков 4 - 4 э на входы соответствующих коммутаторов 8, -8 зпоступает информация...