G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 940240

Опубликовано: 30.06.1982

Авторы: Безродный, Мартыненко

МПК: G11C 29/00

Метки: блоков, памяти

...к одному из 25 входов блока управления, а первый вход схемы сравнения и выходы блока управления и формирователя кодов являются соответственно входом и выходами устройства, введены блок памяти и датчик 30 временных интервалов, выход которого подключен к другому входу блока управления, выход блока памяти соединен с вторым входом схемы сравнения, а входы подключены к выходу блока управления и выходу формирователя кодов, вход которого соединен с выходом генератора случайных чисел. 40в ячейки обоих блоков памяти записываются случайные коды, распределение нулей и единиц в их ячейках произвольно,После записи блок 2 управления переводит устройство в режим считывания При этом производится сравнение информации из блоков 1 и 2. При обнаружении...

Номер патента: 940241

Опубликовано: 30.06.1982

Авторы: Андреев, Беляков, Пресняков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устройства припоступлении к нему последовательногопотока обращений с операцией фСчитывание" и безошибочной работе блоков 1и 1 памяти.Под воздействием управляющих сигналов блоха 8 первое обращение к устройству передается в блок 1 памяти: адресобращения с шин 9 переписывается врегистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в котором по данному адресу начинается процесс считывайия информации. При этом с блока 8 по шине 13 передается сигнал приема обрашения, инициирующий формирование к устройству второго обращения. Второе обращение ввиду занятости первого блока 1 памяти передается в блок 1 памяти: адрес обращения записывается в регистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в...

Номер патента: 940242

Опубликовано: 30.06.1982

Авторы: Дуйков, Екимов, Сайкович, Станин

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...из нее коды Хэмминга поступают на второй вход схемы 10 сравнения, на первый вход которой поступают коды Хэмминга из контролируемого блока памяти с регистра 250 (фиг. 1).Аналогично работает схема 9 сравнения, на первый вход которой с выхода формирователя 8 поступает контрольный код, выработанный из информа ции, находящейся в выходном регистре 7, а на второй вход схемы 9 сравнения - контрольный код из контроли 42 6 емого блока памяти с регистра 13(фиг. 1).Отсутствие сигналов на выходе схем9 и 1 О сравнения, следовательно, свыхода формирователя 11 соответствует тому, цто информация, хранимаяв контролируемом блоке памяти до считывания, и информация на выходе регистра 7 идентичны и при этом в режиме чтения задействованы все блокии регистры...

Номер патента: 940243

Опубликовано: 30.06.1982

Авторы: Иньков, Малышев, Преображенский, Родионов, Хаматов

МПК: G11C 29/00

Метки: исправления, магнитных, накопителях, ошибок

...служащий для вы- зо деления первой достоверной единицы информации, третий элемент И 8, блок 9 контроля четности, анализирующий информацию в строке, и элемент ИЛИ 10.Устройство работает следующим образом.При выпадении сигнала включается пороговый элемент 2 и сбрасывает триггер 4, прямой выход которого запрещает прохождение информации с. демо- ф дулятора 1 через элемент И 8 на блок 9 и церез элемент ИЛИ 10 на выход, а инверсный выход триггера 4 разрешает прохождение на выход череЪ элемент И 6 и элемент ИЛИ 10 импульса, 45 сформированного блоком 9. Также пороговый элемент 2 на время выпадения формирует уровень, который, пройдя через элемент НЕ 3, запрещает прохождение информации с демодулятора 1 че рез элемент И 5 на селектор 7. После...

Номер патента: 942157

Опубликовано: 07.07.1982

Авторы: Бабаев, Митрофанов, Толчинский

МПК: G11C 29/00

Метки: жгутов, кодовых, пзу

...порогового элемента 3, и импуль 1 сом сброса триггер 7 возвращается висходное состояние; При этом высоким уровнем напряжения с триггера 8 высвечивается элемент 18, соответствующий Опас ЯХ сыпь.5 942Когда сопротивление контролируемой це цепи Оп с Р срабатывают пороговые элементы 3 - 5, устанавливая триггеры 7 - 9 в единичное состояние.Уровень напряжения с триггера 9 от крывает элемент 14 запрета и через элемент ИЛИ 11 элемент 13 запрета, которые запрещают срабатывание пороговых элементов 3 и 4, и импульсом сброса триггеры 7 и 8 возвращаются в 10 исходное состояние. При этом высоким уровнем напряжения с триггера 9 высвечивается элемент 18 индикации, соответствующий ОпЪйсНеобходимо отметить, что сброс трщ геров происходит в начале...

Номер патента: 942158

Опубликовано: 07.07.1982

Авторы: Крупников, Марков, Орлов, Сергеев, Суворов

МПК: G11C 29/00

Метки: блоков, памяти

...и формирует на экране прямоугольную сетку размером 16 х 16, каждыйпрямоугольник которой соответствуетодной ячейке блока 9 (или 4-разрядномуслову). Размер ячейки может менятьсяпо желанию оператора. На первых к страках (где к - размер ячейки по вертикали)адрес У остается неизменным, а адресХ циклически меняется от 1 до 16, причем после каждого цикла счета адресовХ (т.е. перебора всех 16) генератор 140вырабатывает строчный синхроимпульс;который подается на вход приемника 8.После сканирования к строк адрес У увеличивается на единицу и т.д. После сканирования всех строк, соответствующихкоординатной сетке, генератор 1 вырабатывает кадровый синхроимпульс, который подается на вход приемника 8 ипроцесс повторяется. При этом в зависимости от...

Номер патента: 942159

Опубликовано: 07.07.1982

Авторы: Горбенко, Николаев, Шипилов

МПК: G11C 29/00

Метки: запоминающее

...коммутации с второй группы выходов накопителя 1 через коммутатор 2 на входы дешифратора 3, разрешается передача сигналов управления с первой группы выхо, - дов накопителя 1 через блоки элементов И 4 -4 и на выходы устройства, а входы устройства подключаются к входам формирователя 8 адресных сигналов через коммутатор 7 адресов. В соответствии 55 с кодом коммутации, поступающим на входы дешифратора 3, последний обеспечивает передачу сигналов управления с 59 4йервой группы выходов накопителя 1 через один из блоков элементов И 4 4 на соответствующую группу выходов устройства.В зависимости от размеров первой зоны в ней выделяется Ми( о) =1,2) сегментов, длина каждого из которых равна длине второй зоны. При выборке очередного слова из...

Номер патента: 942160

Опубликовано: 07.07.1982

Авторы: Елисеев, Жаворонков, Петушков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...контрольных разрядов столбцов, изменяя состояние при любой модификации данных в каждой странице матричного накопителя 1.Если в процессе обработки данныхпосле считывания очередного словаиз матричного накопителя 1 в инфор"мационный регистр 2 блок 3 контроляобнаруживает ошибку, в формирователь 7 запросов управления выдаетсясигнал о наличии ошибки, Формирователь 7 запросов управления возбуждает запрос, по которому блок 8 управления запускает последовательностьдействий по обработке возникшей ошибки, Эта последовательность включаетсохранение содержимого регистра 9адреса (адрес ячейки, в которой обнаружена ошибка) в местной памяти 46логического блока 6. В регистр 10четности столбцов передается словочетности столбцов данной страницы,Далее...

Номер патента: 942161

Опубликовано: 07.07.1982

Авторы: Вашкевич, Гурин, Коннов

МПК: G11C 29/00

Метки: блоков, дисков, памяти

...которые с задержкой на один такт сигнала 23 записываются на регистр 6. При равенстве кодов на выходах преобразователя 5 и регистра б схема 7 сравнения вырабатывает сигнал логической единицы (высокий уровень), при неравенстве - логического нуля. По сигналам 31 (фиг. 3) с выхода датчика 2 на выходе формирователя 9 вырабатываются сигналы 32 длительностью в один такт эталонного сигнала 23 (фиг. 2), которые поступают через элемент И-НЕ 11 на первый вход элемента И 12, на второй вход которого поступают сигналы с выхода схемы 7 сравнения. По сигналам с выходов блока 4 управления двоичные коды с выходов регистра б и счетчика 15 записываются в вычислитель 1 б, где вычисляются статистические характеристики контрольного сигнала на выходе...

Номер патента: 942162

Опубликовано: 07.07.1982

Авторы: Корбашов, Семин

МПК: G11C 29/00

Метки: защиты, памяти

...(цепи уста"новки в исходное узлов устройствана фиг, 1 не показаны как несущественные) регистры 2, 3 и счетчикне содержат никакой информации,блок 9 находится в состоянии ожидания сигнала с выхода элемента ИЛИ 16,Триггер 10 устанавливается по входу20 в положение, при котором открытцэлементы И 122 и закрыты элементыИ 121. На вход 19подается содержимое счетчика комайд защищаемого вычислительного устройства, на вход19,1 - сигналы обращения к памяти программ, С выхода элементов И 11 вустройство защиты поступают предва-рительно выбранные адреса команд.Адрес начальной команды черезгруппу элементов И 12 г. записывается 62 6в счетчик 1, При ненулевой информации на входах элемента ИЛИ 17 наего выходе формируется сигнал, который устанавливает...

Номер патента: 942163

Опубликовано: 07.07.1982

Авторы: Слюсарь, Сташко, Токарев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...последовательно формирует на адресных шинах 1 коды Э 942163рому произошел сбой или отказ функциональных частей запоминающего устройства (ЗУ), в частности накопителей,что снижает надежность как самого устройства, так и в целом вычислительной 5системы, в которую данное устройствовходитЦель изобретения - повышение надежности устройства.Поставленная цель достигается тем, 10что в запоминающее устройство с автономным контролем введены дополнительные регистр адреса и элементы И, причем одни из входов дополнительного регистра адреса соединены с входами вто Брого дешифратора, а выходы - с однимииз входов дополнительных элементов И,выходы которых подключены к одним извходов элементов ИЛИ второй группы,другие входы дополнительного регистра...

Номер патента: 942164

Опубликовано: 07.07.1982

Авторы: Паниковский, Савельев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...ошибки считанное слово из регистра 1 пересылается в блок 4, где происходит его вычитание из контрольного слова, хт 1 аняшегося в блоке 4. Записываемое слово поступает по входной кодовой шине числа 6 в регистр 1, Од- новременно с этим по шине 9 подается команда, которая подготавливает блок 4 к режиму прямого счета. Затем записываемое слово из регистра 1 передается и записывается по ранее выбранному адресу в накопитель 2 и переписывается в блок 4, где оно складывается с контрольным словом. Таким образом, формируется контрольное слово для массива слов Уу,,При считывании из накопителя 2 слово поступает в регистр 1, после чего с помошью блока 3 проверяется отсутствие в нем ошибок. Если слово считано с ошибкой, блоком 3 вырабатывается...

Номер патента: 945904

Опубликовано: 23.07.1982

Авторы: Волох, Кулаков, Лось, Рябцев, Холохолов, Шамарин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...а регистра 8 - 00111111111111.В программе проверки также должна быть занесена команда, по которой производится анализ сигнала сравнения регистров 17 и 9.По сигналу пуска устройства в одном иэ программных регистров 13 устанавливается адрес ячейки памяти, с которого начинается программа проверки. Код адреса поступает в накопитель 12 для выборки информации. Информация из накопителя 12 поступает на дешифратор 11, где определяется признак команды и условия для считывания следующей команды, которые поступают на регистры 13, запоминаются там и выдаются в накопитель 12, из которого новая информация снова поступает на дешифратор 11. В процессе считывания информации устанавливается начальный и конечный адреса ячеек памяти проверяемой...

Номер патента: 947912

Опубликовано: 30.07.1982

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...соединены с входом дешифратора 17 и одним из входов второго коммутатора 16, другой вход которого подключен ко второму выходу дешифратора 17, а выход - к второму входу адресного блока 1 памяти и к одному иэ входов схемы 18 сравнения, другой вход которой соединен с одним из выходов адресного блока 1, а выход с маркерными входами блока 9, маркерные выходы которого через элемент ИЛИ19 подключены к одному из входов блока 1. Адрес подается на вход 20 уст О ройства, записываемое. слово - на вход 21, .а считываемое - на выход 22,г В паузах между внешними обращениями .блок 14 управления производитконтроль исправности ячеек адресногоблока 17 памяти. При обнаружении неисправности в какой-либо ячейке блок14 управления определяет...

Номер патента: 947913

Опубликовано: 30.07.1982

Авторы: Алексахин, Колтыпин, Новик

МПК: G11C 29/00

Метки: накопителей, оперативных

...такта; выход 25 данныхкорпуса микросхемы но вторые 131072такта; команда чтение 26; коман- .да запись 27; младшая половинаадреса 28; старшая полонина адреса29, временная задержка 30 элемента 4(100 нс); 8 тактов 31 (текущий адрес)рЕ-состояние 32; логическая 1 33;логический 0 34; две единицы (2 ) навходе анализатора 35 кодов, одинноль (1 о) на входе анализатора 36,.пять единиц (5 ) на входе анализатора 37.Устройство работает следующим образом,Генератор 1, формируя синхросигналы, запускает двоичный счетчик 2,который, работая в режиме непрерывного пересчета, с помощью выходов разрядов 0 12 и 1 13 и дноичного дешифратора 3 вырабатывает следующие друг за другом сигналы дешифрируемых статусов 0, 12 и 3 длительностью каждыйпо такту (периоду)...

Номер патента: 949717

Опубликовано: 07.08.1982

Авторы: Гайдаш, Лихтциндер, Орлович, Стахов, Сторожук

МПК: G11C 29/00

Метки: записи, информации, коррекции, магнитной, цифровой

...работает следующим образом.В режиме записи информация, представленная в двоичном коде, поступающая через вход 1 устройства преобразуется в преобразователе исходного двоичного кода в модифицированный Р-код Фибоначчи 2, затем подается в блок записи-воспроизведения контрольной информации 3 параллельным кодом и одновременно поступает в формирователь контрольного разряда на четность поперечной носителю группы разрядов 4, который формирует контрольный разряд для записи на отдельную дорожку блока 3, дополняя информационные разряды до четного количества единиц.В режиме воспроизведения информация контролируется на четность в блоке контроля на четность поперечной носителю группы разрядов 5 и в блоке контроля модифицированного...

Номер патента: 949720

Опубликовано: 07.08.1982

Авторы: Губский, Дзагнидзе, Слесарь

МПК: G11C 29/00

Метки: блоках, записи, информации, памяти

...7, то по первому синхроимпульсу 17 записи в регистры 1 и 435В режиме считывания информационныевходы регистров 1 и 4 подключены к входу адреса устройства. Таким образом, по синхроимпульсам считывания на адресные входы блока 2 и накопителя 5 подаются оди 4 о наковые, а не смещенные, как в режимезаписи, адреса, по которым на информационном выходе устройства появляются записанные в блоке 2 коды, отмеченные в случае неверной записи логической 1 в контрольном разряде.Таким образом, при использовании коммутатора 3, регистра 4 и триггера 8 появляется возможность при записи сместить адреса накопителя 5 относительно адресов блока 2. Это дает возможность при применении контрольного считывания производить запись одного слова за время, равное времени...

Номер патента: 949721

Опубликовано: 07.08.1982

Авторы: Балахонов, Розанов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...уровень регенерации с шины 19, по которому на их выходах устанавливаются единичные уровни, по которым мультиплексор .17 формирует уровни разрешения записи считывания в столбцы наполнителя 6, Уровень регенерации, подаваемый на вход 19 запрещает прием-выдачу информаНа второй вход 2 И логики данного триггера 2 подается разрешающий уровень с выхода соответствующего двух входового элемента ИЛИ 18,По окончании импульса записи с шины 40 снимается уровень записи, а с входов дешифраторов 11 и 12 снимается полный код адреса. На этом цикл записи информации в ячейку 5 заканчивается.По прошествии времени, определяемого в общем случае вероятностью появления одиночных сбоев, приводящих к искажению информации, хранимой в устройстве, а также периодом...

Номер патента: 951406

Опубликовано: 15.08.1982

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...возможны следующие вариэнты.951 ч 06 40 50 Одиночная 1 или любая некратная)ошибка зафиксирована только при первом считывании: тогда с выхода 17 варифметическое устройство и на пультоператора ( на фиг. 1 не показан) поступает сигнал одиночной ошибки и свыхода 13 - адрес половины массиваадресов. При повторном считывании навыходе 15 появляется сигнал "Разре"шение считывания", оОдиночная ошибка зафиксированатолько при повторном считывании. Навыходе 17 появляется сигнал одиночнойошибкина выходе 18 - адрес другойполовины массива адресов. В этом случае считанная в первом такте информация уже используется арифметическимустройством, а полученная с выходов 17и 18 информация об ошибке может бытьиспользована оператором или автоматом 2 одля контроля...

Номер патента: 951407

Опубликовано: 15.08.1982

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: блоков, коррекции, ошибок, памяти

...второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные...

Номер патента: 951408

Опубликовано: 15.08.1982

Авторы: Бутаков, Флейш

МПК: G11C 29/00

Метки: блоков, памяти

...Счетчик 6 обнуляется ипроверка начинается с "нулевой" ячейки блока 1 памяти, в счетчик 12 вводится по входам 16 уставка, знацениекоторой (где 1 - целое число)определяет число переходов из ячейкиблока 1, задаваемой кодом счетчика 6, в ячейки, номера которых формируются случайным образом блоком 7.Блок 2 управления сигналами обращения переключает триггер 13, с выхода 15 которого поступают сигналына запуск счетчика 12 и на тактовыйвход генератора 7, Выход 14 триггера13 попеременно подключает церез мультиплексор 5 к адресным шинам блока5 1 О 15 20 25 30 Формула изобретения 35 40 45 50 55 5 951 памяти выходы счетчика 6 или выходы генератора 7.Таким сбразом, последовательно осу.ществляется проверка переходов из.определенной ячейки блока 1...

Номер патента: 953666

Опубликовано: 23.08.1982

Авторы: Нэллин, Смирнов

МПК: G11C 29/00, G11C 7/00

Метки: автономным, выборки, информации, контролем

...последовательность сигналов на информаттионном выходе 14 устройства, сигналы ошибки на контратьном выходе 15 устройства, сигналы на выходах 16 и 17 распредс. лнтеля сигналов, на выходах 18 и 19 второго коммутатора, на выходах 20 и 21 третьего триггера, сигналы на выходе 22 дешифратора, на выходе 23 первого триггера и сигналы на выходе 24 мультиплексора.Распределитель сигналов содержит (см. фиг. 3) четвертый триггер 25, второй 26 и третий 27 элементы И, регулируемый элемент 28 задержки и эльмент ИЛИ 29.Устройство работает следуюцтим образом вВ последовательности сигналов (см, фтг. 2, диаграмма 11), с дорожки магнитного диска, присутствует служебная информация, представляюптая собой характерные кодовые коьфбинации. Например, в...

Номер патента: 955207

Опубликовано: 30.08.1982

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...(также из блока 1)по управляющим шинам 44-51 - признакномера адресного массива, причем,так как данный накопитель являетсяпервым, а адрес обращения относится,например к третьему адресному мас -сиву, то разрешающий запись сигналпридет только по шинам 49-51 (таблица 1). Если адрес обращения относится к второму адресному массиву,то разрешающий сигнал придет го шинам 45-48, а если к первому, то пошине 44. Таким образом, соответствующие элементы И-НЕ 42 откроются инеобходимая подгруппа разрядов запишется в выбранный ряд БИС ОЗУ 52,(Управляющие и адресные шины БИСОЗУ с соответствующими вентилями непоказаны). Из сказанного становитсяясной коммутация управляющих шин44"51, а именно, шина 44 накопителя4 объединяется с шинами 45-48 накопителя...

Номер патента: 955208

Опубликовано: 30.08.1982

Авторы: Анисимов, Криворотов, Летнев, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...третьего подциклакуда и будет записан код "1". Такимобразом, блок 15 оперативной памяти,:заполненный в первом подцикле всеминулями, заполняется в следующих подциклах единицами, т.е. проходит процесс "набегания" единиц, характерныйдля теста "Дождь". Когда пройдет Аподциклов, коды на нходе полусумматора 11 будут инверсными и весь блок15 будет заполнен единицами. В следующие А подциклов точно также, начиная с последнего адреса, код единиц сменится кодом нулей. Через 2 Аподциклов заканчивается .полный период теста,Рассмотрим работу устройства приФормировании теста типа "Адресныйкод". В этом случае управляющие сигналы с блока 1 подключают к входамрегистра 3 числа выходы счетчика 14(через коммутаторы 12 и 10),Работа коммутаторов 10 аналогична...

Номер патента: 955209

Опубликовано: 30.08.1982

Авторы: Верниковский, Конопелько, Лосев, Урбанович

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...при этом, как и в предыдущем случае инФормация, хранимаяв элементах 2 памяти других столбцовматрицы 1, остается неизменной. Сумматор 26 выдает нулевой сигнал, ана прямом выходе триггера 24 - единичный. Последнее, может быть при обращении к дефектному элементу 2 памяти, когда сигнал, записываемый в этотэлемент 2, совпадает с символом, хранимым дефектным элементом 2, в этомслучае сумматор 27 выдает единичныйсигнал, открывающий элемент ИЛИ. 28и с инверсквного выхода тркггера 24заносятся нулевые символы в те, элементы 2 памяти других столбцов опрашиваемой строки матркцй 1, которые хранят "1", т.е. происходит стираниепрежде записанной информации и записьнулевой информации кода, указывающей,что кнформацкя хранится правильно.В режиме...

Номер патента: 955210

Опубликовано: 30.08.1982

Авторы: Андреев, Иванов, Поскребышев, Романов

МПК: G11C 29/00

Метки: блоков, памяти

...на вторые входы которой поступает для сравнения информация (эталон) с выходов соответствующих коммутаторов 3 -3(фиг, 1). При несовпадении считанной и эталонной информации сиг-. налы с выхода 8 схемы 4 сравнения /поступают в блок 1 управления, где фиксируется отказ или сбой. При совпадении блок 1 управления осуществляет следующий цикл запиСи. Такая зайись и считывание со сравнением выявляет взаимное влияние меж ду разрядами контролируемого блока 5 памяти, так как информация на выходе любого разряда будет инверсной по отношению к информации на выходах всех остальных разрядов. В последующих циклах записи и считывания со сравнением блок 1 (фиг, 1) выдает на управляющий вход б соответствующего коммутатора 3 -3разрешение на прохождение на...

Номер патента: 955211

Опубликовано: 30.08.1982

Авторы: Евстафьев, Твеленев, Фомин, Швалев

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...сигнала "Выбор микросхемы" 1 Овход 5 внешнего источника питания,формирователь б сигналов разблокировки, первый 7 и второй 8 триггеры,первый 9 и второй 10 элементы ИЛИ-НЕ,первый Формирователь 11 выходных сигналов, управляющий входом питанияблока памяти, и второй формирователь12 выходных сигналов, упранляющий выбором микросхемы блока памяти,Устройство работает следующим образом,Если уровень сигнала, поступающего от внешнего источника питания повходу 5, становится ниже определенного уровня, формирователь 3 вырабатывает сигнал, который поступает навход элемента ИЛИ-НЕ 9, а переключатель 2 переключает питание устройстваи блоха памяти на резервный источник1, например батареи питания. Еслив это время на вход элемента ИЛИ-НЕпоступает сигнал...

Номер патента: 955212

Опубликовано: 30.08.1982

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...4подается адрес ячейки, информациюиз которой необходимо считать. По 15сигналу от блока 10 код адреса поступает на входы адресного блока 2 ис выходов разрядного блока 3 накопителя 1 считанный код слова поступаетна регистр 5. Считанный код подается 20на вход блока 9, который обнаруживаетотказы кратности 1, 2, 3, 1 +1.При этом для каждой кратности отказаблок 9 имеет отдельный выход.В случае, когда нет отказов, навсех выходах блока 9 имеются сигналы,равные логическим нулям, и блок 10формирует сигнал, по которому элементы И 8 открываются, и код считанного слова поступает на выход устрой ства.В случае, когда в коде слова естьотказ 1-ой кратности, где 11то на выходах блока 9, соответствующих однократному, двукратному и т.д.1-кратному...

Номер патента: 955213

Опубликовано: 30.08.1982

Авторы: Ладыгин, Лузан, Озеров, Савоськин

МПК: G11C 29/00

Метки: блоках, информации, коррекции, памяти, постоянной

...С(фиг. 2) для блока 1 (Фиг. 1) постоянной памяти.Распределение информации по разрядам блока 1 постоянной памяти и накопителя 2 следующее.Разряды накопителя 2: О, 1, 2,и, и + 1, и + 2, и + 4; разрядыблока 1 постоянной памяти: О, 1, 2,и, и + 1, и + 2, где разрядыО, , и - информационные; и + 1,и + 2 -.контрольные; и + 3, и + 4разрЯды, в которых указан уточненныйадрес ячейки накопителя 2, 60При уточнении принадлежности ячейки накопителя,2 ячейке блока 1 постоянной памяти происходит сравнениесостояния разрядов регистра 3 (фиг.1)с разрядами (и + 3) и (и + 4) инфор" 65 мации накопителя 2, в которых указануточненный адрес. ячейки, Сигналы свыходов регистра 3 поступают на первые входы элементов И 4 и 5 (фиг. 1).На вторые входи элементов И 4 и 5...

Номер патента: 957276

Опубликовано: 07.09.1982

Авторы: Варнаков, Вершков, Парфенов, Прокошенков, Чумакова

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...12 и далее вовнешнее устройство. Одновременно блок 4выдает во внешнее устройство через выход17 сигнал сопровождения текущего числа,свидетельствующий о наличии информациина выходах 12,После считывания первого числа внешнееустройство посылает по входу 15 в блок 4сигнал разрешения передачи числа, по которому блок 4 обеспечивает считывание информации из второй ячейки блока 11 памяти и т,д., пока не будет передан во внешнееустройство весь массив информации из блока 11, размер которого определяется такжевнешним устройством.5В контрольных режимах устройство работает следующим образом.В случае проверки операндных цепей вустройство записываются и далее считываются заранее известные эталонные массивы, 20при этом работа устройства аналогична...