G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1642529

Опубликовано: 15.04.1991

Автор: Карпишук

МПК: G11C 29/00

Метки: запоминающее, резервированием

...информации, 45 50 . обьединены и являются входом разрешения 55 5 10 15 20 25 30 35 40 В случае наличия исправляемых ошибок в считанной информации логический уровень на одном из входов блока 4 мажоритарных элементов не будет совпадать с логическим уровнем, присутствующим на их выходах и, соответственно, не будут совпадать логические уровни на первом и втором входах блоков 6-8 сумматоров по модулю два, что вызовет появление уровня логической единицы (в дальнейшем - уровень "1") на их выходах.Появившийся уровень "1" через один из элементов ИЛИ 9 - 11 поступит на первый вход одного из элементов И 12 - 14 и после подачи на вторые входы элементов И 12 - 14 и вход управления режимом шинного формирователя 5 уровня "1", что соответствует выдаче...

Номер патента: 1644223

Опубликовано: 23.04.1991

Авторы: Андреева, Бородин

МПК: G11C 29/00, H03M 13/00, H03M 13/02 ...

Метки: декодирующее

...45первую степень х а многочлене х + х+ 1.Элементы И 99 и 100 не пропускают сигналов с выходов триггеров 79 и 84 на элемент91 сравнения,50Блок 3. обнаружения адреса ошибкипреобразует информацию, поступающуюна вход, одновременно с преобзоазователем1 кода на основе многочлена х + х+ 1. При На этапе деления информационного многочлена, поступающего на декодирующее устройство, на составляющие порождающего полинома Р 2 в блоках 1-3 формируются остатки от деления. Если ошибки а информационном многочлене, поступившим на декодирующее устройство, нет, то после приема всех 1155 его разрядов элемент ИЛИ-НЕ 69 фиксирует нули, а элементы 91 и 113 сравнения фиксируют совпадение содержимых верхних и нижних (по схеме) регистров в блоках 2 и 3....

Номер патента: 1644231

Опубликовано: 23.04.1991

Авторы: Николаев, Раев, Храпко

МПК: G11C 29/00

Метки: диагностированием, запоминающее, ошибок

...кода с выходов блока 3 делается вывод об исправности блока 3. В ,простейшем случае преобразователь 7 имеет.2 р. на выходе, из которых один указывает наличие ошибки в блоке 2, второй - в блоке 3.Преобразователь 8 осуществляет преобразование поступающих на него кодов от преобразователей 6 и 7 в удобную для быст рой диагностики форму. П ри этом и ринимаются в расчет код адреса и режим работы, т,е. на входы преобразователя 8 поступают также код адреса (или его старшие разряды,служащие для дешифрации составных частей блока 2), код режима "Запись-считывание" и импульс "Выборка" (при записи и считывании). С выходов преобразователя 8 в рассматриваемом простейшем случае снимается 6-разрядный код, в котором один разряд указывает на...

Номер патента: 1644232

Опубликовано: 23.04.1991

Авторы: Николаев, Храпко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...режиме "Запись" поступающие на группу 12 входов устройства слова. информации, содержащие М двоичных разрядов, преобразуются в блоках 1,1, 1.2 1.г в г слов по Я разрядов, которые записываются в ячейку блока 2 памяти, адресуемую в соответствии с кодом на входах 14 и 15 устройства, Старшие разряды кода адреса (входы 15) через дешифратор 9 выбирают столбец матрицы микросхем памяти, а мледшие разряды кода адреса (входы 14) - ячейку памяти выбранных микросхем. Информационная избыточность на этапе запи- си и хранения слов в блоке 2 памяти, образованная блоками 1 кодирования, используется в дальнейшем для обнаружения, исправления и диагностики ошибок в процессе считывания информации.В режиме "Считывание" производится выборка слова иэ блока 2...

Номер патента: 1644233

Опубликовано: 23.04.1991

Авторы: Баранов, Березин, Кузьмин, Маринчук, Поплевин, Сушко

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...накопителя и за условиями эксплуатации устройства в состав ОЗУ введен также элемент ИЛИ 15 и триггер 16. Если при считывании слова из накопителя 1 в нем схемой 5 формирования синдрома обнаружена ошибка (ненулевой код синдрома), на выходе элемента ИЛИ 15 буде сформирован сигнал логической "1", а триггер 16 переключится в состояние "1", Такое состояние триггер 16 будет сохранять до момента вывода информации о нем на выходы 11 устройства. Для этсга на вход 10 поступает сигнал высокаа уровня, переключающий мультиплексор 13 на вывод информации с выходов мультиплексора 14. Если на этапе подобной проверки на выходе элемента ИЛИ 15 установлен сигнал уровня логического "О" ,т,ее данный момент из накопителя 1 считывается слово, не содержащее...

Номер патента: 1646002

Опубликовано: 30.04.1991

Авторы: Андрианов, Бушмелев, Вобленко

МПК: G11C 11/14, G11C 29/00

Метки: кубов, магнитных, матриц, памяти, пленках, цилиндрических

...2 в нулевое состояние, а триггер 3 - в единичное. В конце программы редима Нормализация происходит запись инФормации в проверяемый элемент памяти однократно.После установки триггера 3 в единичное состояние импульсы от генератора 1 запускают распределитель 6 импульсов. Распределитель 6 импульсов вырабатывает программу режима "Разрунение 1" - многократную запись разрушающей инФормации в соседние с проверяемым элементы памяти матрнцы, Счетчик 9 циклов считает количество6002 10 15 5 164 циклов записи н в конце последнего цикла устанавливает триггер 3 в нулевое состояние, прекращая тем самьи режим "Разрушение 1", а триггер 4 - в единичное, запуская распределитель 7 импульсов, Распределитель 7 импульсов вырабатывает программу режима...

Номер патента: 1647653

Опубликовано: 07.05.1991

Авторы: Крайнова, Ляхов, Улыбин, Чаадаев

МПК: G11C 29/00

Метки: коррекции, ошибок, цепей

...в "0" инверсный выход триггера 8 включает блок коррекции и устанавливает уровень логического "0" на втором входе элемента 5 для сравнения результатов поразрядной проверки работоспособности схемы коррекции. Прямой выход триггера 8 этапа самоконтроля открывает элемент И 14, Аналогично первому этапу во время каждой паузы в обращении регистром 6 будет последовательно по каждому разряду считываемого кода имити 1647653роваться ошибка, которая всякий раздолжна быть обнаружена в блоке 13 иоткорректирована блоком 12. На выходеблока 4 сравнения при исправной схемекоррекции по каждому разряду должен устанавливаться уровень логического "0". Результат каждой проверки на данном этапесамоконтроля по переднему фронтусигналаобращения...

Номер патента: 1647654

Опубликовано: 07.05.1991

Авторы: Белоусов, Лагутин, Потапенко, Рубанов

МПК: G11C 29/00

Метки: памяти, постоянной, программирования, схем

...обеспечение получается простое, так как для отработки цикла программирования необходимо только подать сигнал запуска, далее устройство все отрабатывает автономно. Такое программное обеспечение берет на себя функции формирования адресов, контроля записанной информации и не требует изменения при появлении новых типов ПЗУ. Количество формирователей 21 равно четырем, так как в общем случае схемы памяти различаются числом адресных входов, входов данных, напряжений питания и выбора кристалла или входа для импульса программирования. 5 10 15 20 25 30 35 40 45 50 55 Таким образом, структура устройства получается с весьма высоким уровнем регулярности, что особенно важно в условиях массового производства, Блок 8 может быть выполнен в...

Номер патента: 1647655

Опубликовано: 07.05.1991

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...выбирается не менее времени выборки оперативной памяти. Увеличение остальных трех тактов генератора 12 при, отработке четырехтактных операций "Чтение" или "Запись" не происходит.Стимуляция входов данных блока 1 памяти осуществляется через буферный элемент 18 и шинный формирователь 11 дешифратором 5, что соответствует тестированию блока 1 памяти по алгоритму теста "Мара" с диагональным перебором данных.Поскольку при каждом проходе адресов эталон считываемой из блока 1 памяти информации соответствует состоянию выходов дешифратора 5 в предыдущем проходе адресов, то он и формируется подачей циклически сдвинутых в сторону младших выходов дешифратора 5 на вторые входы блока 3 сравнения. Поскольку при подаче питания ячейки блока 1 памяти...

Номер патента: 1649546

Опубликовано: 15.05.1991

Авторы: Гришуткин, Новиков, Пхакадзе, Рухая

МПК: G06F 11/00, G11C 29/00

Метки: парафазный, триггер

...типа константы0 элементов И 3 и 4 проявляются навыходах 16 и 17 при подаче входноговоздействия с весовым состоянием 5и подачей команды "Установка в "О"на вход 20, Правильность Аункционирования сумматоров 6 и 7 по модулю два,и элементов И 9-11 проверяется путемподачи входных воздействий с весовымсостоянием 1 и 8. Проверка функционирования сумматора 8 по модулю два,элемента НЕ 12 и элемента И 9 осуществляется путем подачи входного воздействия с весовым состоянием 6 и управляющего воздействия на вход 19 пара"Аазного триггера,Изобретение обеспечивает повьппение достоверности Аункционированиятриггера за счет Аормирования кода( ) ) или ( 11на выходе триггерап поступлении на его входы запреще х входных воздействий или припоявлении...

Номер патента: 1649614

Опубликовано: 15.05.1991

Авторы: Жучков, Кирпаль, Косов, Кугутов, Росницкий, Савельев, Степанян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...В случае возникновения одиночной ошибки в блоке коррекции 13 производится ее корректировка, В блоке декодирования, кроме того, формируются сигналы "Корректируемая ошибка" или "Некорректируемая ошибка" для каждого из накопителей 2 блока памяти 1, которые передаются в соответствующие разряды первого регистра 6,После этого, откорректированное число через мультиплексор 14 по сигналу "Чтение корректируемого числа" передается на информационные выходы устройства. Код числа непосредственно с выходного регистра 5 по сигналу "Чтение некорректируемого числа" поступает через мультиплексор 14 на информационные выходы устройства.В режиме контроля блоков и узлов запоминающего устройства контролируется работа блоков контроля 9 и 10, блока кодирования...

Номер патента: 1649615

Опубликовано: 15.05.1991

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...разрядов 1 а 3. и 1 Ъ,1 (1 = 1-М; х, 1 = 1-и)двух проверочных плоскостей ь и Вкодовой матрицы трехмерного кода(Фиг.3) и происходит в два этапа.В режиме "Запись" на управляющийвход 13 устройства поступает и 1", ана информационные входы 8-8 И устройства с входной магистрали данных од 2новременно поступают К -разрядныхсообщений (где К = п), каждое из 25которых при отсутствии ошибок должно содержать нечетное количествоединиц.На первом этапе цикла "Запись"каждая К -разрядная группа входов28 обрабатывается независимо от другик групп входов: 88 И ,1,8(+,),.. ,8 И соответствующим блоком 1 и индикатором неисправностей5 Р. При этом в каждом блоке 1(фиг,2и 4) в соответстппи с подматрйцейН двумерного кода, Формируютсяконтрольные разряды по...

Номер патента: 1654877

Опубликовано: 07.06.1991

Автор: Иванов

МПК: G11C 29/00

Метки: запоминающее, информации, основного, отключении, питания, сохранением

...устройства.Устройство содержит блок 1 управления, блок 2 элементов памяти, выполненных на И 10 П-структурах с микроМощйым режимом питания, основной 3и резервный 4 блоки питания, переключающие элементы 5 и 6, которыепредставляют собой диоды, включенныекак показано на чертеже, нагрузочныеэлементы 7, представляющие собой нагрузочные резисторы.Основной блок 3 питания обеспечивает питающее напряжение 5 В в активном цикле устройства, В качестве ре Зервного блока питания может быть использована батарея или аккумулятор.Напряжение батареи несколько меньшенапряжения основного источника питания,Устройство работает следующим образом.В активном цикле (питание от ос -новного блока 3) переключающий элемент 5 открыт и на общую шину блока2 элементов...

Номер патента: 1658212

Опубликовано: 23.06.1991

Авторы: Волков, Мироновский, Финоженок

МПК: G11C 29/00

Метки: групп, регистров

...по модулю два, гпгрупп блоков 4 1,1-4,1.а, 4.2,14,2.04,т. - 4,гп,1, коммутации к групп дополнительных сумматоров 5,1 1. - 5.1.а,5,2,1 - 5,2.05,гп.1-5.гп.1 по модулю два,контрольные выходы б.1.1-б.гп.1 устройства, вход 7 контрольной информации устройства,Рассмотрим работу устройства на конкретном примере (фиг,2). При этом зададимся следующими исходными данными.Пусть имеются две группы контролируемых регистров сдвига (фиг 2): два регистра1,1,1 и 1,1.2 по четьч е разряда и два регистра 1.2.1 и 1,2,2 по шесть разрядов, Контро 16582 12,; Г 1.:..,, ,;, С; ьи Гх ОД 7 , К г .; - ;,; ; ;,,г ) г,ч,ет быть г,; .:, О, )ч." 8 1 1 82 2 иГг, )221,гд ; ГГ , ра",ты и цег,1 устано- к;,,я кгн тцч г гь. )г О) )ОГО,:ГМ ) .,КОМк "-и н ГГ, иу и Ои,...

Номер патента: 1661839

Опубликовано: 07.07.1991

Авторы: Карева, Нифонтов, Рогов, Сафронов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...каждый иэ разрядов а, Ь 1, с 1, б равен "О", Эти условия приведены в табл, 2, 166183925 40 Следовательно, а 1 = 0 при одном из сле дующих значений синдромов:51 32 53 54 350 0 0 0 .01 0 О. 0 101 1 0 0 15 1 0 1 0 00 1 О 1 00 О 1 0 10 0 0 1 -11 1 1 0 1 20 1 1 1 1 00 0 1 1. 0Ь 1 = 0 при одном из следующих значений синдромов:31 52 53 34 350 0 0 0 01 О 0 1 00 1 0 0 11 0 1 0 00 1 0 1 0 30 0 0 1 0 10,0 0 1 11 1 0 1 11 1 1 1 00 0 1 1 0 35 с 1=0 при одном из следующих значений синдромов:51 52 53 54 55.0 0 0 О О1 0 0 1 00 1 0 0 11 0 0 0 10 1 1. 0 00 0 1 0 10 0 0 1 1 45 1 1 0 1 11 1 1 0 10 0 1 1 0б = 0 при одном из следующих значений синдромов: 50 51 Я 2 83 54 350 0 0 0 01 0 0 1 00 1 0 0 11 0 0 0 1, 55 О 1 1 0 01 0 1 0 00 1 0 1 01 1 0 1 11 1 1...

Номер патента: 1661840

Опубликовано: 07.07.1991

Авторы: Терзян, Торосян, Чахоян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...- на регистр 9. В шифраторе 1 выполняется кодирование информационных разрядов, а в сумматоре 2 - сравнение полученного кода с содержимым регистра 9. На одни выходы сумматора 2 выдается результат проверки по коду Хэмминга, а на другой выход - результат проверки содержимого регистров 5 и 9 на четность, По состояниям выхода элемента 6 и выхода сумматора 2, приведенным в таблице, определяется наличие или отсутствие одиночных или двоичных ошибок, Причем при наличии одиночной ошибки на выходах сумматора 2 появляется синдром ошибки, который поступает на вход дешифратора 3, а на другом выходе - сигнал логической "1".Сигналом с второго выхода дешифратора 17 триггер 18 устанавливается в единичное состояние и сигнал с третьего выхода дешифратора...

Номер патента: 1663627

Опубликовано: 15.07.1991

Авторы: Дудукин, Сычев

МПК: G11C 29/00

Метки: блоков, памяти

...этом старшие разряды адреса пред-назначаются для выбора адаптера, амладшие для выбора регистра внутри адаптера.Формирование тестовых последовательностей в устройстве осуществляется программным способом с помощью ЭВМ.Перед началом работы устройства ЭВМзагружает регистры 2 и 3 кодами данных иадресов. В триггер 6 записывается код режима работы проверяемой памяти (первоначальная команда - "Запись" ). В регистр 7записывается код напряжений питания, поступающих на клеммы питания полупроводниковой памяти. В регистры блокаформирования временных диаграмм записываются коды значений переднего и заднего фронтов сигналов, управляющих работой проверяемой памяти. Триггеры 5,9, 13 и 34 устанавливаются в исходное состояние (цепи сброса не показаны), В...

Номер патента: 1665406

Опубликовано: 23.07.1991

Авторы: Красноперов, Поликанов, Четвериков

МПК: G11C 29/00

Метки: динамическое, запоминающее, исправлением, ошибок

...43, чем устанавливаетгналы выборки строк и столбцов в сооттствующих накопителях в состояние логи 1665406ческой единицы, соответствующее неактивному состоянию сигналов,Рассмотрим случай, когда обращение к устройству по считыванию происходит во время проведения регенерации в первом накопителе 2. В этом случае считанная информация с выходов второго и третьего накопителей 5 и 10 поступает на первые входы соответственно блока контроля 6 и блока 11 контроля, в которых производится контроль Считанной информации по модулю два с учетом контрольной свертки адреса, поступающей на вторые входы блоков контроля. Введение в систему контроля устройства Контрольной свертки адреса позволяет Схватить контролем адресные цепи устройСтва и тем самым...

Номер патента: 1667156

Опубликовано: 30.07.1991

Авторы: Алексеев, Жучков, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...построчного кон) роля поступают для анэли.а В блок аб аружения ошибок 11 (фиг,2).В случае, если В сумме будут с одер)каться одни О и при отсутствии ошибок построчного контроля, не Вырабатывается сигнал корректируемай 14 или неисправимой )шибки 15 Опрос ашгбки фогмируется счетчикам 19 в режиме счгтывэнния В конце прохОждения массива гнфармэции и падэется В блок Обнаружения ащфок 11. При отсутствии ошибок или в .;учае сигнала неиспрэвимсгй ошибки повто,)ое считывание С КООРЕкЦИЕИ ИгфаамаЬ 1 И Не ПРОИ,)ВОЦИТ- ся, Неиспрэв 4 мэя а 1 и 1 О;э бываег Двух Видав; 8 сли кОличестВО едииц В сумме мэссиВВ2 если Отсут"ТВ 1 ют ециницы в сумме и имеется ошибка Осгрочного контроля состояние "1" трипера 261, Два Вида неисправности ОбьеДинягатся В...

Номер патента: 1667157

Опубликовано: 30.07.1991

Авторы: Антокольский, Антонов, Кутырева, Юматов

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...генератора 9 сформируется импульс счета, и состояние счетчиков 1 и 2 увеличится на 1, после чего повторится цикл чтения и анализа состояния следующей ячейки, При анализе состояния ячейки, запись в которую не производилась, блок 8, обнаружив код начальной установки, выдаст сигнал переключения триггера 5, После этого сигнал управления генератором 9 снимается. Адресные счетчики 1 и 2 останутся в состоянии, соответствующем адресу первой обнаруженной свободной ячейки (свободной ячейки с младшим адресом), и устройство готово к записи в блок памяти 20 информации.При записи информации блок 17 управления выдает данные, которые поступают на вход блока памяти 20. Одновременноформируется импульс "Запись", который через элемент ИЛИ 18 поступает в...

Номер патента: 1667158

Опубликовано: 30.07.1991

Автор: Скалабан

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...запись информации, присутствующей на информационных входах контролируемого накопителя 10 в текущую ячейку памяти.Последовательность операций, описанную в предыдущем абзаце, назовем шагом5 10 15 20 25 30 35 40 45 50 55 первого этапа. Далее выполняется определенное число шагов первого этапа. С увеличением числа шагов первого этапа увеличивается достоверность контроля, На первом этапе контроля на элементах памяти блока памяти 1 моделируется генератор псевдослучайной последовательности, описанной полиномом Х"+Х+1.С выходов блока 2 управления на управляющие входы блока памяти 1 поступает сигнал, который переводит контролируемый накопитель в режим чтения. С первого выхода блока памяти 1 на синхровходы триггеров 4 поступает синхраимпульс,...

Номер патента: 1667159

Опубликовано: 30.07.1991

Автор: Шевченко

МПК: G11C 29/00

Метки: памяти

...такой уровень, который разрешает прохождение через соответствующий элемент ИЛИ 5 группы сигналов того же разряда другого регистра, работающего в счетном режиме.Проверка памяти начинается с исходного нулевого адреса, передаваемого коммутатором в регистр 2. На выходе элементов ИЛИ 5 группы установлен адрес нулевого столбца и первой строки. По сигналам из блоков управления 7 и формирования тестов 8 запускаются триггер 9 и блок формирования,импульсов записи-чтения 10, и по двум адресам, определемым регистром 2, состоянием выходов элементов ИЛИ 5 группы и триггером 9, выполняется обращение, соответствующее данному тесту, Далее добавляется единица в регистр ", увеличивая адрес строки, и аналогичное обращение производится по новой паре...

Номер патента: 1672531

Опубликовано: 23.08.1991

Авторы: Азов, Беккер, Заколдаев, Штырлов

МПК: G11C 11/40, G11C 29/00

Метки: запоминающего, постоянного, программируемого, устройства

...памяти, которые вышли из строя на стадии изготовления схемы) и с потенциально ненадежными ячейками памяти (например, плавкие перемычки с эауженной рабочей областью, которые могут разрушиться после многократных циклов считывания) поступают на операцию повышенного по сравнению с рецептом считывания воздействия электрического тока на ячейку памяти. Эту операцию проводят в режиме программирования, но отличающуюся от него пониженным значением напряжения амплитуды импульсов программирования и равным 6+ 0,3 В. Это напряжение амплитуды импульсов было определено экспериментально. Для этого микросхемы устройства подвергают режиму программирования с изменением амплитуды импульсов программирования от минимального значения до значения, при котором...

Номер патента: 1674252

Опубликовано: 30.08.1991

Авторы: Ашихмин, Кондращенко

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, резервированием

...дефектов. Аналогично, если, например, происходит по заданному адресу обращение к 1-й области столбцов и к 6-й области строк, то возможна однократная ошибка, которая должна бы устраняться за счет переадресации данных от 1-й матрицы в матрицу резервных столбцов, но из-за дефектной строки по этому адресу нужно поместить данные в область, показанную вертикальной штриховкой в матрице резервных строк.Работа ЗУ с резервированием заключается в следующем. Матрицы памяти 1.1-1.0 могут содержать дефектные столбцы, строки либо отдельные ячейки, расположение которых определяется предварительно при технологическом тестировании или тестировании запоминающего устройства операционной системой, Полученная информация используется преобразователем 5 кода...

Номер патента: 1674267

Опубликовано: 30.08.1991

Авторы: Галкин, Квашенников

МПК: G11C 29/00

Метки: запоминающее, информации, контролем

...записанной в50 блок 1 памяти и считанной информации. Вблоке 4 импульс неисправности через второй элемент ИЛИ 26 поступает на Я-входвторого триггера 28, запрещая формирования сигналов на выходах 16 разрешения55 считывания и 17 сопровождения считывания.В случае положительного исхода циклаконтроля импульс конца проверки с выходаодновибратора 22 поступает на вход первого элемента И 29 и - при отсутствии навтором инверсном входе сигнала с входа 33 задания режима - далее на В-вход триггера 28, Отрицательный сигнал с выхода этого триггера поступает на выход 16, разрешая считывание информации, С второго О-триггера 21 снимается сигнал установки. Этот триггер служит для привязки момента начала считывания к импульсам считывания(при...

Номер патента: 1674268

Опубликовано: 30.08.1991

Автор: Криксин

МПК: G11C 29/00

Метки: модульных, обнаружения, ошибок

...по четыре форл ирователя в каждом из блоков, Входы форт рова;елей подсоединены к информационным входам 5 шестнадцати информационных разрядов а 1-а 16 в пооядке, определяемом таблицей фиг, 2. Символами Ь 1- Ь 4 и с 1-с 4 обозначены по четыре выхода формирователей, соответствующих контрольным разрядам по столбцам и строкам таблицы.Для каждого из шести модулей 6,1-6,6 на фиг. 9 указан порядок совмещения информационных разрядов а 1 а 16 и выходов формирователей Ь 1 - Ь 4, с 1- с 4 с разрядами модулей 1.1-1.4, 2.1-2.4, 3.1-3.4, 4,1 - 4,4, 5.1-5.4, 6,1-6.4 в соответствии с таблицей фиг, 2.Блохи 9 и 10 (фиг, 10) содержат восемь формирователей 18.1-18.8 ошибок, по четыре формирователя в каждом из блокоп. Выходы 8 модулей (фиг. 9) соединены...

Номер патента: 1674269

Опубликовано: 30.08.1991

Авторы: Галка, Крамской, Хоменко, Черкасов

МПК: G11C 29/00

Метки: запоминающее, исправлением, оперативное, ошибок

...аналогична записи в первом режиме. При чтении информация, считываемая из дополнительного накопителя 4, которая представляет собой контрольный код ранее записанной в ОЗУ информации при условии, что запись выполнялась в четвертом режиме, через регистр 10 контрольных разрядов, мультиплексор 8 и формирователь 2 выходных сигналов передается на информационнук) магистраль,Таким образом, в четвертом режиме имеется возможность проверки формирователя 5 контрольного кода путем проверки правильности считываемых из ОЗУ контрольных кодов, соответствующих ранее записанной информации, Поскольку информация, хранимая в основном накопителе 3, не влияет на считываемую из ОЗУ информацию, состояние выходов 13 и 16. регистра 6 режима значения не...

Номер патента: 1674270

Опубликовано: 30.08.1991

Автор: Флейш

МПК: G11C 29/00

Метки: блоков, памяти

...адреса блока 9 снимается сигнал разрешения рабаты счетчика 31 и устройство переходит к выполнению следующей микрокол анды, Запись тестов в проверяемый блок памяти также осуществляется под управлением ОЗУ 32 и 33 микрокоманд.Б этом режиме генераторы 2 и 3 импульсов и формирователь 4 управляющих сигналов через мультиплексор 5 обеспечивают запись тсстовых кодов и временную диаграмму работы основного информационного поля 19 проверяемого блока в соответствии с микрокамандами, хранимыми в ОЗУ 32 и 33, При записи кодов в проверяемый блок памяти информация, считываемая из запоминающего блока 9, через элементы ИЛИ 10 управляет коммутацией мультиплексора 5.При нулевой информации на выходе блока 9 тестовые коды проходят через мультиплексор 5 для...

Номер патента: 1674271

Опубликовано: 30.08.1991

Авторы: Муратов, Яковлев

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...27 и резисторе 28.Устройство работает следующим образом.При пропадании основного питания от резервного источника (конденсатор 27) запитываются элемент 24 памяти и формирователь 25, к входу которого через резистор 13 подан уровень "1", который после двойного инвертирования поступает на входы выборки элементов 24 памяти, переводя их в третье состояние, т.е, в режим наименьшего потребления.Цепь задержки, выполненная на резисторе 15 и конденсаторе 14, обеспечивает зэщитуустройства отдействия помех, Диод 23 защищает устройство от кратковременных просадок напряжения питания,Разряд конденсатора 27 резервного источника питания происходит за счет токов,протекающих по цепям питания элементов24 и формирователя 25 и по входной цепи5 резистор 13...

Номер патента: 1679558

Опубликовано: 23.09.1991

Авторы: Иванов, Кошелев

МПК: G11C 29/00

Метки: аналоговых, воспроизводимых, кодов, сигналов

...в формирователе 2 воспроизводимых кодов аналоговых сигналов, Формирователь 2 воспроизводимых кодов аналоговых сигналов вырабатывает,пенчатый делитель 9 частоты, который воздействует на фазовращатель 13, на цифровой компаратор 5, на второй регистр сигналы тактовой сетки, определяющие медвоичного числа с реверсивного счетчика 10, запускаемого сигналом выбора канала, поступающим по входной шине 8 управляющих импульсов в виде импульсов, имеющих частоту следования 1 Гц. Результат счета с реверсивного счетчика 10 поступает; кроме того, на дешифратор 3, производящий преобразование двоичного кода в семисегментный код, обеспечивающий отображение на индикаторах 4.Когда по входной шине 8 управляющих импульсов поступает импульс, порядковый...