G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1149319

Опубликовано: 07.04.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...выходы 20 - 33 и другой выход 34 блока.5 восстановления информации, информационные входы 35-37 и выходы 38-40 накопителей 6 - бз контрольной информации, другие управляющие выходы 41 и 42 блока 4 восстановления информации.1149319 3Блок 4 управления (фиг. 2) содержит первый формирователь 43 управляющих сигналов, генератор 44 тактовых импульсов, первый накопитель 45 микрокоманд, регистры 46-50 с первого по пятый, первый 51 и второй 52 дешифраторы, шифратор 53, элементы И-ИЛИ 54 и элементы И 55.Блок 5 восстановления информации (фиг. 3) содержит второй формирователь 56 управляющих сигналов, формирователь 57 тактовых импульсов, второй накопитель 58 10 микрокоманд, третий дешифратор 59, регистры 60 - 65 с шестого по одиннадцатый, счетчик 66 и...

Номер патента: 1151573

Опубликовано: 23.04.1985

Авторы: Брик, Шидловский

МПК: G11C 17/00, G11C 29/00

Метки: запоминающее, постоянное

...входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соот 1573 1ветствующими входами усилителей воспроизведения, выходы усилителей воспроизведения каждой группы - с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствующими выходами соответствующего регистра числа, последний выход 1-го регистра числа (1 = 1,2Ц) соединен а последним входом И-Ц+1-го сумматора по модулю два, последний выход д-го регистра числа (3 = 0+1, Ц 2И) - с последним входом 3-Я-го сумматора по модулю два.На чертеже представлена функциональная схема предложенного постоянного запоминающего устройства.Устройство содержит адресные...

Номер патента: 1152042

Опубликовано: 23.04.1985

Авторы: Дичка, Корнейчук, Рычагов, Садовский, Юрасов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...ИЛИ 36 соединен с входом элемента 38 задержки, выход 29 которого через элемент 39 задержки подключен к вторым входам элементов И 31 и 33. К первому входу элемента И 40 подключен выход триггера 34, к второму - вькод элемента И 31. К первому входу элемента И 4 1 подключен выход триггера 35, к второму . - выход элемента И 31Первый вход элемента И 42 соединен с выходом триггера 35, второй - с выходом элемента И 33, первый вход элемента И 42 в . с выходом триггера 34, второй - с выходом элемента И 33. К входам трехвходового элемента ИПИ 44 подключены выход элемента И 42, выход элемента И 43 и выход 18 элемента ИЛИ 17. К первому входу эле мента ИЛИ 45 подключен выход эле,мента И 4 1, к второму - выход элемента ИЛИ 44.На фиг. 3 приведен один...

Номер патента: 1152043

Опубликовано: 23.04.1985

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: защиты, памяти

...блок элементов И, причем вход накопителя подключен к выходу регистра 55 адреса, вход которого является адресным входом устройства, выходы накопителя соединены с входами регистра числа, первый выход которого подключен к одному входу блока элементов И, выход которого является информационным выходом устройства, второй выход регистра числа соединен с первым входом блока сравнения, один выход которого подключен к другому входу блока элементов И, другой выход блока сравнения является контрольным выходом устройства, введены дополнительный регистр и элемент И, причем третий выход регистра числа подключен к одному входу элемента И, другой вход которого является первым управляющим входом устройства, выход элемента И соединен с первым...

Номер патента: 1152044

Опубликовано: 23.04.1985

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элементов И группы, вторые входы которых соединены соответственно с единичным и нулевым входами третьего триггера, выходы третьего и четвертого элементов И группы подключены соответственно к входам четвертого и третьего элементов задержки, одни из выходов которых соединены с входами третьего элемента ИЛИ, вькол которого подключен к нулевому 3:".Рлу третьеГО триггера, другпй никог и гнер гогоэлемента задержки - к первым входампятого и шестого элементов И группы,вторые входы которых подключены соответственно к единичному и нулевомувыходам четвертого триггера, выходыпятого и шестого элементов И группысоответственно к входам шестого ипятого элементов задержки, одни извыходов которых подключены к входамчетвертого элемента ИЛИ, выход...

Номер патента: 1153360

Опубликовано: 30.04.1985

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...если предыдущая сумма считанных слов с учетом контрольных разрядов имелачетное число единиц, т.е; ее свертка по модулю два равнялась нулю,например0 1 001,0 (точкой отделен контрольный разряд), и следующее слово, например 01100010,считывается по четному адресу, то значение контрольного разряда для этого слова должно быть таким, чтобы количество единиц во вновь получаемойсумме с учетом контрольных разрядовбыло нечетным, т.е.11010010,001100010,1 100110 100.в данном случае равно единице.На чертеже показана функциональная схема устройства.Устройство содержит регистр 1адреса, накопитель 2, сумматор 3,блок 4 сравнения, регистр 5 контрольного числа, блок б свертки помодулю два, элементы И 7 и 8 и элемент ИЛИ 9,Устройство работает...

Номер патента: 1156143

Опубликовано: 15.05.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, многократных, обнаружением, ошибок

...И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами фор 35 40 45 50 55 5 10...

Номер патента: 1156145

Опубликовано: 15.05.1985

Авторы: Бородин, Сычев

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...управляющих сигналов, другие входы которого соединены с одними извыходов блока управления, другие выходыкоторого подключены к входам третьей группы формирователя тестовых сигналов и входам четвертой группы блока сравнения, входы пятой группы которого соединены с выходами второй группы формирователя управляющих сигналов, управляющий вход и одни из управляющих выходов которого подключены соответственно к первому управляющему выходу блока сравнения и к управляющим входам накопителя, выходы которого соединены с одними из входов второго и третьего коммутаторов, входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управляющие входы которого соединены с выходами третьей...

Номер патента: 1156146

Опубликовано: 15.05.1985

Авторы: Бородин, Кадурина, Сычев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...ИЛИ-НЕ и с выходом дешифратора и седьмым входом блока управления, восьмой вход которого подключен к выходу второго элемента И и второму управляющему входу накопителя данных, информационные входы и выходы которого соединены соответственно с выходами первого коммутатора, с одними из входов второго коммутатора, другими входами второго блока сравнения и входами третьего регистра, выходы которого подключены к другим входам второго коммутатора, причем друие ВхОды первого ком птора соединены соответственно с одничи из выходов второго коммутатора и с другими выходами фоГ)мировдтея числовых ",1 пд,ов, другие входы которого подключены к другим выходам второго коммутатора. седьмой выход блока управления соединен с управляющим входом второго...

Номер патента: 1157575

Опубликовано: 23.05.1985

Авторы: Колесник, Масленников

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...два, другой вход которого соединен с выходом элемента И и одним входом счетчика, другой вход которого подключен к адресному входу устройства, выход счетчика подключен к входу дешифратора, выходы которого подключены к другим входам накопителя.На фиг. 1 представлена структурная схема запоминающего устройства с самоконтролем; на фиг. 2 - поразрядный хранящий сумматор по модулю два,Устройство содержит накопитель 1, разделенный на (т+ 1) блоков 2 памяти, т из которых предназначены для хранения рабочей информации совместно с контрольными разрядами, необходимыми для обнаружения факта отказа, а (гп+1) -й блок 2 памяти предназначен для хранения контрольной информации, представляющей собой поразрядную сумму по модулю два слов, хранящихся по...

Номер патента: 1160474

Опубликовано: 07.06.1985

Авторы: Акопов, Маркарян, Чахоян

МПК: G11C 29/00

Метки: информации, кодирования, оперативной, памяти

...поступившей с входов 16.1-16.64 на его входы 18.1-18.64 согласно Н матрице, описанной в таблице. В таблице буквами К - Кз отмечены строки, согласно которым происходит формирование восьми контрольных разрядов на выходах 19.1 19,8 элементов 24,1-24.8 сложения по модулю два генератора 11. Каждое ПЗУ 23.1-23.8 в генераторе 11 производит кодирование согласно подматрице 1 информации, установленной на адресных шинах. Тогда для формировапия контрольного разряда на выходе 19,1 элемента 24.1 сложения по модулю два подаются согласно таблице на входы элемента 24 . 1 сложения по модулю два первый выход 25.1 первого ПЗУ 23.1 (соответствующего подматрице 1), шестой выход 28.6 четвертого ПЗУ 23.4 (соответствующего подматрице 1 Ч), пятый выход 29.5...

Номер патента: 1161990

Опубликовано: 15.06.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...на Фиг.4 - блок формирователей четности; на фиг.5 - первый преобразователь кодов, элемент ИЛИ, первый и второй дешифраторы; на фиг.6 - таблицы состояний дешифраторов; на фиг.7 - структурнаг схема коммутатора," на фиг.8 - таблица истинности второгопреобразователя,Устройство содержит см.фиг.1)накопитель 1, состоящий из многоразрядных блоков 2 памяти, входыпервой группы накопителя 1 соединены с входами первого блока 3 формирователей контрольных разрядов по 10нечетному модулю и входами первогоблока 4 формирователей четности иявляются числовыми входами 5 устройства, выхоцы первого блока 3 формирователей контрольных разрядов понечетному модулю и выходы первого 15блока 4 формирователей четностисоединены соответственно с входами 6 и 7...

Номер патента: 1161991

Опубликовано: 15.06.1985

Автор: Алексеев

МПК: G11C 29/00

Метки: диагностического, памяти

...дефектного элемента памяти, берется сигнал с выхода элемента 7 равнозначности, на одни входы которого с блока 2 поданы для сравнения коды адреса и команды, в которых был сбой, а на другие входы - текущие коды тестовой команды и вырабатываемых блоком 3 вида обращения, информациии адреса ячейки. При этом сигналравнозначности возникает раньшепоявления соответствующих выходных,сигналов этого такта на выходахформирователя 4 и сигнала с соответствующей ячейки памяти, что удобно для организации синхронизации при анализе сигнала. Продолжительность работы в циклическом режиме определяется временем, необходимым для анализа формы и положения сигналадефектной ячейки памяти.Для фиксации адреса и условийсбоя следующей дефектной ячейкипамяти с...

Номер патента: 1161992

Опубликовано: 15.06.1985

Автор: Савельев

МПК: G11C 29/00

Метки: оперативной, памяти

...к одним из входов усилителей 19 считывания и кпервому входу второго элемента ИЛИ13. Другие входы усилителей 19 считывания подключены к третьим выходам20 устройства, а выходы - к входамблока 7 индикации. Выход первогоэлемента И 8 подключен к второмувходу третьего элемента ИЛИ 14,выход которого подключен к входамвторого счетчика 11, к третьему входу второго элемента ИЛИ 13 и к счетному входу третьего счетчика 12,первый выход которого подключен квторым входам элементов И 4 второйгруппы, второй выход - к вторым входам элементов И 5 третьей группы,атретий выход третьего счетчика 12подсоединен к второму входу второгоэлемента И 9,Динамический режим контроля оперативной памяти заключается в снятии. области устойчивой работы сначала при...

Номер патента: 1161993

Опубликовано: 15.06.1985

Авторы: Бабкин, Самарин, Ченцова

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...дополнительного элемента И, другой вход которого является первым входом блока, выход второго дополнительного элемента И подключен к входам формирователей импульсов группы, первые выкоды которых подключены к входу делителя частоты, вторые выходы - к второму входу первого дополнительного элемента И, третьи выходы являются другим выходом блока, а первый и второй входы третьего счетного триггера являются вторым входом блока, вьР- ход формирователя сигналов сброса подключен к третьему входу третье 1161993го счетного триггера, выход датчика тестовых сигналов подключен квходам буферного регистра,На чертеже представлена Функциональная схема устройства 3для контроля блоков оперативнойпамяти.Устройство содержит блок 1управления, соединенный с...

Номер патента: 1161994

Опубликовано: 15.06.1985

Авторы: Горшков, Малецкий

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...коррекции, вторые входы элементов ИЛИ первой группы подключены к выходам второго коммутатора, входы которого соединены с одними из выходов ассоциативного накопителя, другие входы и выходы которого подключены соответственно к выходам формирователя адресных сигналов ик входам дешифраторов, выходы которых соединены с управляющими входами первого и второго коммутаторов и входами элементов ИЛИ третьей группы, выходы которых подключены к входам элементов НЕ,На чертеже представлена функциональная схема предложенного устрой-. 10 ства,Устройство содержит адресныевходы 1, формирователь 2 адресныхсигналов, адресный накопитель 3, входной регистр 4, блок 5 кодирования.На чертеже обозначены информационныевходы 6 устройства. 15Устройство содержит...

Номер патента: 1163361

Опубликовано: 23.06.1985

Авторы: Асцатуров, Безруков, Волкова, Чалайдюк

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...для использования, Нулевое значение бита деградации разрешает использование соответствующего блока буферной памяти 3.Регистр, слова 5 предназначен для приема и хранения информации, считанной из дополнительной памяти 4; разрядность 1. битов.Регистр поиска 6 предназначен для фиксации результата ассоциативного поиска в основной памяти 2, разрядность - 1. битов.Блок 7 контроля предназначен для организации контроля правильности работы буферной памяти 3 и основной памяти 2.В случае организации контроля по паритету выходной информации из буферной памяти 3 и основной памяти 2 блок 7 контроля (фиг. 3) содержит две группы 20 и 21 сумматоров по модулю два, две группы 22 и 23 элементов И и элемент И 24. Входы сумматоров по модулю два первой...

Номер патента: 1164789

Опубликовано: 30.06.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...сигналов, другие входы которого подключены к выходам первого шифратора, входы которого соединены с выходами первого дешифратора, причем третья входы элементов И-ИЛИ подключены к выходам второго регистра, а выходы " к .входам первого .регистра, выходы второго дешифратора соединены с управляющими входами третьего и четвертого регистров соответственно, выходы элементов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами - другой выход первого накопителя микрокоманд,. выходы четвертого и пятого...

Номер патента: 1164790

Опубликовано: 30.06.1985

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...НЕ, выход которого подключен к второму входу второго элемента И, выход первого элемента НЕ соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединено с входом третьего элемен 5 1 164та НЕ и являются третьим входом блока, четвертым и пятым входами которого являются второй и третий входыэлемента ИЛИ, выход которого соедийен с первым входом второго триггера,вторые входы триггеров обьединены иявляются шестым входом блока, выходтретьего элемента НЕ подключен ктретьим входам первого и четвертогоэлементов И, второй выход элемента 0задержки соединен с третьим входомвторого триггера, четвертый, пятМйи шестой входы которого подключенысоответственно к выходам второго,четвертого и...

Номер патента: 1164791

Опубликовано: 30.06.1985

Авторы: Вилесов, Рымина

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с четвертым сумматором 11 помодулю два и счетчиком 1 2, входы 1314 являются управляющими входами 25устройства.Устройство работает следующим образом,ЗОВ исходном состоянии регистры 2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 - на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго...

Номер патента: 1166180

Опубликовано: 07.07.1985

Авторы: Бородин, Мельников, Паращук, Цурпал

МПК: G11C 17/00, G11C 29/00

Метки: варианты, его, микросхем, памяти

...с общей шиной.На фиг. 1 представлена функциональная схема устройства, первый вариант; на фиг, 2 - функциональная схема устройства, второй вариант; на фиг. 3 - функциональная схема одного формирователя контрольных каналов; на фиг. 4 - 7 представлены эквивалентные схемы, используемые при контроле микросхемы памяти: проверка уровня Лог, О для микросхемы с выходом типа открытый коллектор, проверка условия Лог. 1 для того же выхода, проверка уровня Лог О для микросхемы с выходом типа три состояния, проверка уровня Лог. 1 для того же выхода.Устройство для контроля микросхем памяти по первому варианту (фиг. 1) содержит группу компараторов 1, группу формирователей 2 четности, выходы которых являются информационными выходами 3 устройства, регистр...

Номер патента: 1167659

Опубликовано: 15.07.1985

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...по 1 единице, Таким образом, количество единиц в кодовой комбинации всегда нечетно. При четном количестве единиц в кодовой комбинации будет иметь место двойная либо большей кратности ошибка. Причем кодовые комбинации выбраны таким образом, чтобы при формировании каждого контрольного разряда участвовали не более восьми информационных разрядов и формирование контрольных разрядов производилось параллельно независимо друг от друга, что позволяет обеспечить максимальное быстродействие при формировании контрольных разрядов.Сформированные контрольные разряды передаются на запись в блок 1 памяти через коммутатор 5 контрольных разрядов при наличии сигнала разрешения от блока 3. По сигналам управления, поступающим от блока 4 управления,...

Номер патента: 1167660

Опубликовано: 15.07.1985

Авторы: Васильковский, Козлов, Тверсков

МПК: G11C 29/00

Метки: памяти

...обнаружения ошибок является информацион цым входом устройства, введены триггер, элемент ЗАПРЕТ и счетчик, выход которого соединен с первым входом триггера, выход которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого подклю 5 10 15 20 25 30 35 40 45 50 55 чен к выходу счетчика, а выход - к второму входу регистра сдвига, третий вход элемента ЗАПРЕТ, вход счетчика и второй вход триггера являются управляющим входом устройства.На фиг. 1 изображена функциональная схема устройства для контроля памяти; на фиг. 2 - временная диаграмма его работы; на фиг. 3 - функциональная схема элемента ЗАПРЕТ; на фиг. 4 - временная диаграмма его работы.Устройство для контроля памяти содержит (фиг. 1) регистр 1 сдвига, сумматор 2 по модулю...

Номер патента: 1167661

Опубликовано: 15.07.1985

Авторы: Калмыков, Левков, Шапкин

МПК: G11C 29/00

Метки: регистра, сдвига

...разрядов 2 и первым входом регистра сдвига 1, вход сдвига 18, который является шестым входом регистра контрольных разрядов 2 н вторым входом регистра сдвига 1, выход триггера отказа 19, который является выходом устройства.Устройство работает следующим образом.По шине информации6 4 ю-разрядный код поступает на регистр сдвига 1. На регистр контрольных разрядов 2 по первому, второму третьему и четвертому входам четности 12, 1 3, 14, 15 поступают соответственно свертки Р 12 Р 13 Р 14 г 15Р 12=Ь 49 Ь 4+аЬ 4+2 а 99 Ь 4 пР 13=ЬЗЭЬЗ аЭЬЗ+2 а 9."9 Ь 4 п - а+31 Р 14 - Ь 2 ЮЬ 2+т 9 Ь 2+2 т 9"ЭЬ 4 п - а+2, Р5=Ь 19 Ь 1 . аф Ь+2 т 6"ЭЬ 4 п - т+1 где Ь 4. - 4 п-ый разряд кода;п 1 - шаг свертки.В общем случае в - любое четное число. С учетом...

Номер патента: 1169025

Опубликовано: 23.07.1985

Автор: Гаврилов

МПК: G11C 29/00

Метки: запоминающее, магнитное, самоконтролем

...к вычислительной технике и может быть использовано в запоминающих устройствах на магнитных запоминающих элементах со считыванием без разрушения информации.Целью изобретения является повышение быстродействия устройства,На чертеже приведена структурная схема предлагаемого устройства.Магнитное запоминающее устройство с самоконтролем содержит блок 1 памяти регистр 2 числа, первый 3 и второй 4 мул ьтиплексоры, блок 5 контроля, элемент 6 задержки, вход 7 и выход 8.Устройство работает следующим образом.В режиме считывания информации из блока 1 памяти на регистр 2 числа поступают последовательно прямой и инверсный коды числа, полученные в результате усиления двух полуволн сигнала, считанного с магнитного накопителя. С входа 7 через...

Номер патента: 1170513

Опубликовано: 30.07.1985

Авторы: Мхатришвили, Николаева, Савельев, Самойлов

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...счетчик 18, служащий для подсчета числа этапов, четвертый 19 ипятый 20 счетчики, служащие для подсчета соответственно числа обращенийи числа циклов, третью группу элементов И 21, Устройство имеет входы 22и 23 и выходы 24-27. Устройство такжесодержит регистр 28 адреса.Блок 14 управления (фиг,2) содержит элементы И 29-35, формирователь36 сигналов и элемент ИЛИ 37.Условимся далее понимать следующимобразом термины: режим - некотораяпоследовательность обращений к контролируемому ЗУ для записи или считы 40вания с формированием заданной конт-.рольной последовательности и определенным порядком .перебора адресов,например, Попарное считывание","Попарная запись-считывание"; исход"45ный контрольный код - некоторыйпроизвольный набор 1 и 0 с...

Номер патента: 1173417

Опубликовано: 15.08.1985

Автор: Поваляев

МПК: G06F 11/08, G11C 29/00

Метки: блоках, двухкратных, информации, исправления, ошибок, передачи, хранения

...элементов, реализующих функцию ИСКЛ 0 ЧАЮЩЕЕ ИЛИ. Блок 4 коррекции реализу. ет на своих выходах следующие логические функции%63) = Р (,ЕЗЭ. мЮ)ч ЕЭ, П. РВс,: 5 Я ЕС, С, Й мС,ЕС )91,где ВО; - функция на 1.й информационной вы. ходной шине устройства;ВС - функция на 1- й контрольной выход.-., ной шкапе устройства;О; - информационный бит сообщения;С - контрольный бит сообщения;ЕО; - ошибка информационного бита сооб. щения:ЕС - ошибка контрольного биты сообщения;В - 1.й разряд синдромного кода;ЛВ - команда чтения;ЧЧ - команда записи.При отсутствии команд чтения или записи 5 лок,коорекции отключается от интерфейса,Управляющие сигналы на входах 12 - 15 уст. ройства формируются устройством, входящим в состав ЭВМ, использующим предлагаемое...

Номер патента: 1173448

Опубликовано: 15.08.1985

Авторы: Ашман, Почекуева, Сальников

МПК: G11C 29/00

Метки: запоминающее, микросхемах, оперативное, памяти

...источник 4 питания исправен, то диод б открыт и все устройство питается от указанного истач-З 5 ника, Сигнал ПН "Питание неисправно" на выходе Формирователя имеет.низкий уровень ."0" ). До прихода активного синхроимпульса СИА на соот. - . ветствующем входе устройства также существует низкий уровень О" и триггер 3 установлен в состояние "1" при этом с его выхода сигнал Е ("Запретя ) высокого уровня ("1" ) открывает элемент И 2, через который сигнал СЯ (" Выбор кристалла" ) проходит на соответствующие входы микросхем(Фиг.1 и 3 ).При отключении источника 4 напряжение на его выходе ) ьд падает и диод б запирается, в этом случае питание микросхем 1 памяти, необходимое для обеспечения хранения занесенной в эти микросхемы информации, а...

Номер патента: 1173449

Опубликовано: 15.08.1985

Авторы: Борзенков, Токарев

МПК: G11C 29/00

Метки: блоков, памяти

...коды, соответствующке разряды которых в виде потенцкалов управления поступают в источник 5 питания, термобарокамеру 6, генератор 7, блок 8 задержки и коммутатор 9, Первоначальные коды таковы,что в устройстве устанавливаетсяноминальный режим испытаний: номиналь.ные температура, давление, питание,рабочая частота испытуемого блока 11 (она же рабочая частота контроля.),акоммутатор 9 обеспечивает отключениевсех формирователей 10, которые в роде испытаний могут Формировать в отдельных участках нейтралк испытуемого блока импульсы тока, служащиедля имитации помер, В блоке 4 задаются границы проверяемого массива памяти и устанавливается циклическое выполнение выбранного режима контроля испытуемого блока 11.После этого производится запуск...

Номер патента: 1176386

Опубликовано: 30.08.1985

Авторы: Васильев, Соболев

МПК: G11C 29/00

Метки: запоминающее, защитой, информации, разрушения

...И 6, блокирует сигналы "Обращение" к заломинающим матрицам 8 и одновременно через элемент ИЛИ 7 запирает ключ 9, чем,блокируется поступление питающего напряжения на схемы управления блоков 8 памяти. Таким образом обращение к блокам 8 памяти надежно заблокировано как по сигнал "Обращение", так и по питанию схемы управления, что исклю чает разрушение информации во время переходных процессов при отключении питающих напряжений. Питание блоков 8 памяти в этом случае происходит от резервного источника 3 питания. Составитель О.КулаковРедактор Н.Воловик Техред Т,Дубинчак Корректор М,Максимипннец Заказ 5368/51 Тираж 584 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж"35 Рушская наб.д,...