G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1681337

Опубликовано: 30.09.1991

Авторы: Климкович, Пеньков, Целуйко

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, ранением, сохранением

...опорный элемент 5, вход питания блока 3 сопряжения и первый разделительный элемент 4, Входное напряжение преобразователя 2 подается на вход балластного элемента 18, Величина напряжения на выходе балластного элемента 18 выше напряжения, поступающего на вход 1 устройства с основного источника питания, на величину падения напряжения на опорном элементе 5. Величина напряжения на питающем входе накопителя 10 меньше величины напряжения на выходе балластного элемента 18 на величину падения напряжения на втором разделительном элементе 13. При использовании опорного элемента 5 и второго разделительного элемента 13 одного типа величины падений напряжений на них равны, вследствие чего напряжение на питающем входе накопителя 10 в штатном режиме...

Номер патента: 1683074

Опубликовано: 07.10.1991

Автор: Козлов

МПК: G11C 29/00

Метки: блоков, памяти, синхронизации

...- динамического типа, причем выбор конкретного импульса обеспечиваетмультиплексор 20, а именно для ОЗУ статического типа выход его соединен с вторымвходом, а динамического - с первым,Входы инверсии, первый М 1, второй М 2,третий МЗ и четвертый 1 Ч 4 устройства обеспечивают выбор полярности импульса навыходах Х, У, ууЕ, С 1 и С 2 устройства соответственно, причем состояние "1" на входе 15 20 25 30 35 40 45 50 5 Г инверсии вызывает инвертирование импульса на соответствующем выходе,Входы разрешения, первый Е 1, второй Е 2, третий ЕЗ и четвертый Е 4 устройства разрешают (если их состояние равно "1") либо запрещают (если их состояние равно"0") формирование импульсов нэ выходах Х,У, ЧlЕ, С 1 и С 2 устройства соответственно. Таким образом,...

Номер патента: 1689990

Опубликовано: 07.11.1991

Автор: Четвериков

МПК: G11C 11/41, G11C 29/00

Метки: восстановлением, динамическое, запоминающее, информации

...Длительность цикла считывания определяется задержкой в элементе И 50 и в элементе 51 задержки, при этом последний по мере распространения сигнала в нем через элемент И-ИЛИ 37 сбрасывает регистр 36 и триггер 42, что соответствует окончанию цикла считывания. Выходной мультиплексор 4 передает считанную информацию с накопителя,10 15 25 30 50 55 в котором произошло считывание, в соо; - ветствии с состоянием выхода элемента ИИЛИ 41, которое определяется состоянием первого выхода регистра 36,При обращении к устройству для восстановления информации, определяющееся тем, что на входе 18 устройства устанавливается состояние логического нуля на время, необходимое для просмотра всего объема памяти и исправления ошибок, В этом случае с входа 18...

Номер патента: 1689994

Опубликовано: 07.11.1991

Авторы: Мхатришвили, Самойлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...элементы открыты и обеспечивают передачу данных с входов 31 на выходы 100, При потенциале "Лог.1" на входе 120 транслирующие элементы закрыты и на выходах 100 блока 78 передатчиков высокое сопротивление (третье состояние),В опытном образце устройства в блоке 78 передатчиков в качестве транслирующих элементов использовались микросхемы КР 580 ВА 87, обеспечивающие трансляцию 16- ти разрядной информации адреса.Блок 79 (фиг.7) содержит О-триггер 130, О-вход которого соединен с входом 105 блока 79. Установочный В-вход О-триггера 130 связан с входом 107 блока 79. СинхровходС О-триггера 130 соединен со входом 108 блока 79. Нулевой выход О-триггера 130 связан с первым входом элемента И 131 и с одному из выходов группы 110-2 блока 79...

Номер патента: 1691893

Опубликовано: 15.11.1991

Автор: Диденко

МПК: G11C 19/00, G11C 29/00

Метки: информации, контролем, сдвига

...сдвига информации вправо, на третий кь формации устройства. Эта группа слагаемых подается на первый вход блока 5 с входа 12 устройства. Вторую группу слагаемых образуют значения выходов блока 3 элементов И (на эти выходы поступают значения тех разрядоВ Входной информации устрОЙ- ства, которые должны быть выдвинуты в процессе выполнения в нем операции сдвига); Вторая группа слагаемых подается на втооой вход блока 5 с выхода блока 3 элементов. На третий вход блока 5 с выхода первого элемента И 7 подается сигнал, учитывающий четность вдвигаемых единиц при Выполнении в устройстве арифметического сдвига вправо. Этот сигнал равен единице оько В том суае, огда в устройстве выполняется арифметический сдвиг вправо на нечетное число разрядов...

Номер патента: 1691897

Опубликовано: 15.11.1991

Авторы: Герасимович, Лысиков, Митюхина

МПК: G11C 29/00

Метки: информации, контролем, хранения

...при их равенстве; при их неравенстве вырабатывается сигнал С 1 б=О, что говорит о том, что на данный БИС пришла безошибочная информация (за исключением так называемых "особых случаев", о которых говорится несколько позже). Сигнал С 1 б формируется в результате объединения выходов сумматоров 23, 24 по И на элементе И 25. При помощи двух других входов элемента И 25 сигнал С 1 с 1 стробируется сигналом выбора рабочего режима М, приходящим на вход 17 устройства; и сигналом-признаком одиночной ошибки ЕВ 1, поступающим с первого выхода блока 6 и параллельно подающимся на выход 20 устройства.Биты синдрома 31, 32, 34 и 38 с выхода блока 2 поступают на блок 3 дешифрации синдрома, где вырабатывается слово ошибки Е=Е 1, Е 2Е 18, локализующее...

Номер патента: 1695394

Опубликовано: 30.11.1991

Автор: Ермолин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем, тестовым

...из накопителя,3 в триггер9, с помощь 1 о положительного импульса, поступающего на вход 17, запись кода в регистр 5 и далее в накопитель 3,Таким образом, происходит считывание/запись (регенерация) ранее записанной информации - всех 1.При этом с помощью блока 7 контроляпроисходит контроль считанной информации. Режим "Считывание-запись "1" происходит до переброса в "О" К-разрядарегистра 2.5, После переброса в "0" К-разряда прекращается выработка импульсов элементомИ-НЕ 1 О, устанавливающих в "0" триггер 9,и он начинает работать как счетчик-сумматор по модулю 2 значений предыдущего ипоследующего состояний кодов накопителя3, генерируя проверочные последовательности, с помощью усилителей 4 и регистра5. Эти последовательности в виде...

Номер патента: 1695395

Опубликовано: 30.11.1991

Авторы: Грибалев, Евстафьев, Кузьмин, Маслов

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

..."Разблокировка", который передается на вход коммутатора 4, разрешающего передачу сигналов адреса и управления в накопитель 6, Одновременно сигнал "1" с выхода формирователя 1 блокировки поступает на управляющий вход переключателя 3 и соединяет шину гарантированного питания с основным блоком 6 питания, который соединяется с накопителем 5 через ограничитель 8 тока.При поступлении запроса к блоку питания в коммутатор 4 поступает сигнал "Выбор кристалла", который подается на вход ограничителя 8 тока, внутречнее сопротивление которого уменьшается, при этом блок 6 питания подключается к входу "Питание" накопителя 5.При снижении напряжения и блока 6 питания ниже 4,5 В формир 1 на выходе формирует сигнал "0", к1695395 Составитель...

Номер патента: 1698907

Опубликовано: 15.12.1991

Авторы: Андреева, Кожухов

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти

...з слово, параллельным кодом записываются з 1 МД 3 У ,эта часть конт роллера Ц.11 3 У не Оказана) Далее считываются последовательно вторые разряды из ьскросхем 39, 40, 41 и 42, При этом адресная информация Формируется в с еттике 32, а сигнал ВЫбоРКИ СО СЧЕтяика 31 гтОСтуПяЕт через коммутатор 36 ня дешифратор 38,Управляющим сигналом является сигнал,.1.2.В такой последовательности разряды поступают в формирователь 7, где они кодируются тем же кодом. Сформированные через к тактов прозерочнье разрядь (г) из Формирователя 7, сопрозождаемье синхрасигна 1 ом 1,2, поступают Цна запись в Р 1 Д ЗУ - вторичное кодирование. Поскольку в обоих случаях1 СПОЛЬЗ "Етсн то с ЖЕ КОД т то Г, = Га е Процедура кодиров и ния зака нчива ется перезапсью из блока...

Номер патента: 1702433

Опубликовано: 30.12.1991

Автор: Ермолин

МПК: G11C 29/00

Метки: запоминающее, магнитное

...количество и место сбоя. Составитель С.Королев Редактор М.Кобылянская Техред М,Моргентал Корректор О,КравцоваЗаказ 4547 Тираж Подписное ВНИИПИ Государственного комитета по изобоетениям и открытиям при ГКНТ СССР 113035, Москва, К. Раушская наб 4/5 Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 101 Изобретение относится к вычислительной технике, а точнее к запоминающим устройствам, и может использоваться вчмагнитных полупостоянных запоминающихустройствах. 5Цель изобретения - повышение надежности запоминающего устройства,, На чертеже изображена структурная схема устройства.Устройство содержит блок 1 памяти, 10блок 2 контроля, выполненный на одноразрядных счетчиках 3, вход 4 сброса, тактовыйвход 5, выходы б...

Номер патента: 1702434

Опубликовано: 30.12.1991

Авторы: Супрун, Уваров

МПК: G11C 29/00

Метки: интерфейс, мажоритарно-резервированный, памяти

...в нем информации соответствующий разряд регистра 12 устанавливается в единичное состояние.При отказе одноименного оборудования в двух каналах устройство работает в режиме передачи информации из исправного канала в три канала при работе интерфейса с упомянутым оборудованием. Это обеспечивается тем, что при одинаковой информации в трех каналах на выходах мажоритарных элементов 6,1 - 6.3 группы 6 мажоритарных элементов, она преобразуется коммутационным блоком 16 фиг.4) в различные коды на его выходах 64 и 65, что настраивает коммутаторы 2 выходной информации в разных каналах на передачу данных с того входа, который подключен к выходам того канала, в котором исправен блок-источник информации,При отказе блоков более чем в одном канале...

Номер патента: 1705873

Опубликовано: 15.01.1992

Авторы: Манукян, Мкртычян

МПК: G11C 29/00

Метки: накопителей, оперативных

...сигнала 50 счетвертого выхода блока 10, появляющегосяв момент окончания сигнала САБ и имеющего длительность в один период синхроимпульса,Одновременно с сигналом 50 на шестомвыходе блока 10 памяти имеет место сигнал52 с активныгл нулевым уровнем и длительностью в один такт, задним фронтом которсго осуществляется запись в счетчик 8исходного единичного состояния,Последующие циклы (одно обращение ссчитыванием и записью) последовательноко всем ячейкам тестируемого ОЗУ 1 осуществляются аналогично.Контроль ОЗУ при работе последней встраничных режимах "Считыоание" и "Запись" осуществляется тестом условно названным также "Марш". При этом в случаеодноразрядных ОЗУ происходит считывание "1" со всех ячеек каждой строки, с последуюгцей записью...

Номер патента: 1705874

Опубликовано: 15.01.1992

Авторы: Манукян, Мкртычян

МПК: G11C 29/00

Метки: накопителей, оперативных

...3 используется в качестве сигналов, обеспечивающих смену состояний (по псевдослучайному закону с периодом Р=2"-1) выходов генератора 10 псевдослучайных последовательностей (сдвиг информации в регистре 43 генератора 10 происходит по переднему фронту - перепад с уровня "1" в уровень "0".Указанные сигналы поступают в ОЗУ 1 через коммутатор 8, представляющий интерфейсную коммутационную матрицу. Выходы ОЗУ 1 подаются на информационные входы используемого в качестве регистратора выходных реакций анализатора 16 кодов представляющего собой сигнатурный анализатор.Сигнал 35 поступают на первый управляющий вход анализатора 16 кодов через коммутатор 8 с выхода второго сумматора 22 по модулю два. На второй управляющий вход анализатора 16...

Номер патента: 1705875

Опубликовано: 15.01.1992

Авторы: Анисимов, Манукян, Мкртычян

МПК: G11C 29/00

Метки: оперативной, памяти

...код которогп ус анонлен на выходах ПЗУ 6 (время этого пере:чегэ и является длительность,о задержки тэ),Состояние "1" на управллюще входе схемы 19 сравнения обеспечивает г,рэенение кода на выходах ПЗУ б с кодом на выходах счетчика 22, В момент их совпа.,ения (конец паузь между циклами контроля) на выходе схемы 19 сравнения полелегсл си- нэл с активным единичным уровнем, который поступает на управляющий вход "Старт" анализатора 13 кодов (действуощий передний фронт) и, устанавливая сигнатурный анализатор в исходное (какранило нулевое, подготавливает его к очередному измерительному периоду (повторное тестирование тестом "Марш" ),Сигнал с ньодэ г емь 19 .,",энне ия, поступая на вход усгэнон и е но, ь -.-,чика 22, устанавлцзает ого в и;.:...

Номер патента: 1705876

Опубликовано: 15.01.1992

Авторы: Сычев, Шарапов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...то считается информация (011) (см.табл, 1). Далее по адресу (011) считывается(101 и т,д, Таким образом, осуществляетсярежим кольцевой проверки блока 9 операт и в ной памяти.При поступлении на вход 19 "0", а навход 18 "1" на прямом выходе триггера 12установится "0", что означает окончаниепроверки ОЗУ, На инверсном вь.ходе триггера 12 установится "1". которая разрешаетсравнение содержимого регистра 10 и генератора 7, который работает синхронно с регистром 10. Если содержимое регистра 10 игенератора 7 равно, то блок 9 памяти работает правильно, а противном случае - блокпамя 1 и неисправен.Второй згал контооля заключается впроверке блока 9 памяти с инверсными значениями адресов и дзнных, Для этого навход 16 подается "1". Установка...

Номер патента: 1709395

Опубликовано: 30.01.1992

Авторы: Качанко, Сигалов, Фараджев

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти, программ

...из "0" В "1" триггера 111 одна-ВИЛрэтор 14 формирует падокитедьный импу.",ьс, который прибавляет:"116 и через элемент И,11 И 19 поступает нэ Вход ээписи блока 2 пэмЯти. В блоке 2 памяти по адресу считывания записывается 5 10 20 25 30 5 40 45 единичное значение с триггера 10. Если пралсходит обращение к ячейке памяти, к которой уже обращались, то содержимое соответствующего адреса блока 2 памяти равно единице, Следовательно, на выходе сумматора 15 присутствует нулевой потенциал и содержимое данного адреса повторно не накапливается в сумматоре 4, Кроме того, в счетчике 16 не учитыва 1 атся многократные обращения к одним и тем же адресам, счетчик 16 считает только первое абрэщен 1 ле по каждому иэ адресов, Пасде того, как было обращение...

Номер патента: 1709396

Опубликовано: 30.01.1992

Авторы: Березин, Маринчук, Поплевин, Сушко, Трошин, Чекмазов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...и пропуском через первый мультиплексор 13 сигналов со входов 7 устройства, Гсли затем устройство Переводится в режим считывания, то при отсутствии коррекции ошибок (сигналов логического "0" на входе 10) через второй мультиплексор 2 на информационные входы блока 4 управляемых инверторов поступают 4-разрядный код контрольных разрядов слова и 4-разрядный код синдрома. Так как сигнал на входе 10 переводит все выходные сигналы д:шифратора 12 в состояние "0", то блок 4 уп,1 авляемых инверторов пропускает на вых;,ды устройства 11 сигналы с выходов мультиплексора 2 без изменения, Т.е. при такой последовательности циклов работы ОЗУ производится прямая проверка работоспособности ЭГ контрольных разрядов накопителя 1, что делает их проверку...

Номер патента: 1709397

Опубликовано: 30.01.1992

Авторы: Березин, Маринчук, Поплевин, Трошин, Чекмазов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок, резервированием

...избежать влияния информации, хранимой в запоминающих элементах 38 БПП 2, на результаты резервирования.Режим пережигания плавких перемычек, В данном режиме на входы 15 и 18 подаются сигналы "1". При этом адресный сигнал строки или столбца со входов 14 (в зависимости от того, строка или столбец резервируются) поступают на входы запоминающих элементов с плавкими перемычками 37 ПЗЭ 20 (ПЗЭ 21-23). ПЗЭ выбираются блоком управления резервированием 8, а резервирование осуществляется путем пережигания плавкой перемычки импульсами тока, При пережигании на выходе мультиплексора 27 установлен инверсный сигнал с ЗЭ 38 ПЗЭ 22. который на результат резервирования не влияет. Более того, после пережигания перемычек информация, записанная в ЗЭ 37...

Номер патента: 1709398

Опубликовано: 30.01.1992

Авторы: Белоус, Бондарь, Гриневич, Демидов, Подрубный, Семашко

МПК: G11C 29/00

Метки: регистра, самоконтроля, сдвигового

...контрольной последовательности, и зта сравнение осуществляется пааазрядца, Таким образом, для реализации сиоссба-прототипа необходимо иметь регистр дпя хранения эталонной контрольной последовательности и гп схем порэзрядцага сравнения,В данном способа этот термин означает проверку оыпалняемасти какого-либо условия, например что все гл полученных контрольных сигналоо разные. Проверка такого условия реализуется, например, одной схемой "Исключаощее ИЛИ" без использования регистра хранения эталона. Для СБИС, проектируемых со свойствами отказоустойчива;ти, т.,е, содержащими встроенные срество контроля, диагностики и реконфигурации, вопросы построения схем контра. пя минимальной структурной сложности явлГются исклОчитепьно важными,...

Номер патента: 1711234

Опубликовано: 07.02.1992

Авторы: Ваулин, Мельников, Симагин

МПК: G11C 29/00

Метки: аналогового, запоминающего, измеритель, параметров, устройства

...г),задержанные на времяй1 уфэп, где ту ээп - время установления напряжения на выходе формирователя 3 эталонного перепада, поступают на входы одновибратора 13, блока 9 формирования быстрой пилы, блока 10 формирования медленной пилы и на Я-вход триггера 15, переводя последний в единичное состояние. При равенстве напряжений на выходах блоков 9 и 10 (фиг.2 д) коммутатор 11 вырабатывает перепад напряжения, который формирует импульс на выходе одновибратора 12. Импульс с одновибратора 12 подается на В-вход триггера 15 и переводит его в нулевое состояние, Таким образом на выходе триггера 15 формируются импульсы переменной длительности (фиг.2 ж).Минимальная длительность этих импульсов Тв мин выбирается меньше предполагаемого времени...

Номер патента: 1711235

Опубликовано: 07.02.1992

Авторы: Асадчев, Вельмакин, Исаев

МПК: G11C 29/00

Метки: памяти, тестов, формирования

...Уровень "Лог-,1" на выходе 28 запускает генератор 1 импульсов, Значения сигналов на выходах 29 и 30 управляют выбором частоты синхроимпульсов тестирования в блоке 2 деления частотыв соответствии с табл.1. Сигнал с выхода 31 регистра 12 управляет направлением пере- бора адресов. При уровне "Лог;О" происходит нарастание кода адреса, а при уровне "Лог.1" - убывание кода адреса, Сигналы с выходов 32 и 33 управляют длительностьютеста в соответствии с табл.2. Первый - чет вертый информационные входы первог мультиплексора 5 йодключен ы соответст венно к первому 48 - четвертому 51 выходами старших разрядов,счетчика 4 адреса. Сиг нал "Лог.О" с выхода 34.подключает адрес ный выход. 17 устройстваинформационному выходу 19:и второиу вы ходу 52...

Номер патента: 1711236

Опубликовано: 07.02.1992

Авторы: Карева, Нифонтов, Рогов, Сафронов

МПК: G11C 29/00

Метки: байтовой, записью, запоминающее, резервированное

...37 регистров 35 11 - 18 подается высокий потенциал, в результате чего эти регистры находятся в режиме высокого выходного сопротивления, и. значение сигналов на управляющих входах33 и 34 коммутаторов 19-26 не играет роли.40 Ь-разрядные сетки блоков памяти такжеразбиваются пополам, причем в одни их части записываются симвОлы кодового полуслова первого байта, а в другие их части - символы кодового полуслова второго байта.45 Например, в первой части дополнительногоблока 29 памяти записан третий-символ кодового полуслова первого байта, а во второй его части - третий символ кодового полуслова второго байта.50 При записи только одного байта процедура разбивается на два этапа - предварительное считывание из блоков памяти и последующая запись в...

Номер патента: 1711237

Опубликовано: 07.02.1992

Авторы: Коляда, Корнейчук, Нгуен, Яблуновский

МПК: G11C 29/00

Метки: запоминающее, резервированное

...а, а на управляющий выход выдается единичный сиг нал, Таким образом, на информационных выходах 14 устройстваустанавливается истинное значение а.В третьем случае устройство работает аналогично второму случаю, т.е. информа ция с выходов блока 61 памяти на мажоритарный элемент 111 не поступает. В четвертом случае на входы мажоритарного элемента 111 поступает три различные величины (ошибочная информация подвум входам не совпадает, если ошибкапроизошла хотя бы в одном разноименномразряде). На управляющем выходе мажоритарного элемента 11 выдается нулевой сигнал (нет. совпадения входных величин).Поэтому на выходе элемента И 131 формируется нулевой сигнал и истинная информация с выходов основного блока 6 памятипоступает на информационные...

Номер патента: 1714609

Опубликовано: 23.02.1992

Авторы: Август, Гноевая, Зыков

МПК: G06F 11/26, G11C 29/00

Метки: блока, оперативной, памяти, теста, формирования

...параллельным 40занесением информации в регистр 22, информация с регистра 27 заносится в регистр22, Содержимое регистра 22 и информацияс выхода коммутатора 8 складываются всумматоре 23, и по спаду сигнала обращения, поступающего на вход управления параллельным занесением информации,сумма заносится в регистр 27. Если не возникает сигнала переноса при сложении всумматоре 23, то по спаду сигнала обращения на инверсном выходе триггера 29 устанавливается сигнал "1". Этот сигналпоступает на второй вход элемента И 30, напервый вход которого подается сигнал свхода управления суммированием блока 7 55суммированию, При этом на выходе переноса блока 7 суммирования устанавливаетсясигнал "1",Если при сложении в сумматоре 23 возникает сигнал...

Номер патента: 1716572

Опубликовано: 28.02.1992

Авторы: Асадчев, Исаев

МПК: G11C 29/00

Метки: запоминающее, резервированное

...и средств самоконтроля, Следовательно, данное техническое решение соответствует критерию "существенные отличия". На фиг,1 изображена схема резервированного запоминающего устройства; на фиг.2 - пример реализации блока управления коммутатором.Устройство (фиг.1) содержит дешифратор 1, первый и второй модули памяти 2,3, блок управления д коммутатором, коммутатор 5, первый и второй блоки контроля 6,7, входную информационную, адресную и управляющую шину записи - чтения 8, первый 9 и второй 10 входы управления режимами работы, первый - четвертый 11-14 выходы дешифратора, выходные шины 15,16 первого и второго модулей. памяти, выходы 17,18 первого и второго блоков контроля, первый и второй выходы 19,20 блока управления коммутатором,...

Номер патента: 1716573

Опубликовано: 28.02.1992

Авторы: Грибалев, Евстафьев, Кузьмин, Маслов, Орлова

МПК: G11C 29/00

Метки: блоках, защиты, информации, отключении, памяти, питания

...тока защелки, вход которого соединен с выходом основного источника питания и входом первого формирователя сигнала блокировки,Известно, что возникновение тиристорного эффекта в накопителе на К-МОП структурах приводит к тепловому разрушению БИС запоминающего устройства, а также может привести к отказу работы элементов устройства, включенных последовательно с накопителем, Поэтому для повышения надежности в работе в устройство введены элементы, устраняющие указанный эффект.На фиг.1 представлено запоминающее устройство с сохранением информации при40 ки сигналов с выхода элемента И 4 и запросазапоминающего устройства выходной сигнал формируется с временной задержкой.При снижении напряжения в цепи питания накопителя из-за отключения...

Номер патента: 1718276

Опубликовано: 07.03.1992

Авторы: Акопов, Чахоян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...32 либо предварительно пройдя элемент И 43. Поступление этого сигнала возвращает триггер 44 в исходное нулевое состояние, что прекращает подачу импульсов на вход распределителя 29. Элемент И 42 формирует длительность импульса, необходимого для записи информации в блоки 6 и 15 памяти. Триггер 45 является счетным и принимает сигналы по счетному входу только при наличии разрешающего уровня (единичного) на его установочном входе, поступающие из генератора 31.Элемент сложения по модулю два 46 формирует сигналы разрешения передачи информации (уровень логической единицы) для передатчиков 26.1,26.п и 27,127.К блока 3 в зависимости от режима работы ЗУ (режим обращения ЭВМ при чтении либо режима ВИ при записи). Селектор ЗЗ выполняет передачу...

Номер патента: 1725261

Опубликовано: 07.04.1992

Авторы: Лойка, Урбанович

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...разряд строки в соответствии с кодом. адреса на входах дешифратора адреса разряда, На входы блока управления подаются сигналы выборки кристалла (СЯ) и записи/чтения (ВИ/ВО) (на вход блока может подаваться также входной информационный символ), Выходной блок может представлять собой обыкновенн ый уп равляем ый вентил ь. Блок кодирования осуществляет вычисление г проверочных символов кодового слова в соответствии с проволочной матрицей кода, Блок вычисления синдрома состоит из г сумматоров по модулю два, соединенных между собой стандартным образом, характерным для блоков вычисления синдрома. Назначение остальных логических элементов - общепринятое,Устройство работает следующим образом.В режиме записи информации на входы дешифратора 4...

Номер патента: 1727175

Опубликовано: 15.04.1992

Авторы: Галкин, Квашенников, Шабанов

МПК: G11C 19/00, G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...выходе схемы отсутствует. Устройство работает в обычном режиме.При сбое в работе устройства на входы блока 3 сравнения поступают отличающиеся коды. С его выхода выдается сигнал несовпадения и при отсутствии сбоев регистра 1 адреса, которые контролируются схемой контроля четности 8, одновибратор 6 вырабатывает импульс.Длительность формируемого импульса определяется элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождения элементов ИЛИ - НЕ 10, задержки 11, поступает на вход элемента И 12 и является запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контроля четности, одновибратором 6 не формируется.Рассмотрим подробнее работу блока 5 элементов И...

Номер патента: 1735908

Опубликовано: 23.05.1992

Авторы: Галкин, Комаров

МПК: G11C 29/00

Метки: дефектов, запоминающем, исправления, ошибок, устройстве

...если код записываемой информации и код дефектов совпадает с согласующим словом, что показано на примере.При считывании информации с входа 2 в накопитель 1 поступает код адреса, На вход 14 поступает сигнал для считывания и информация с выходов накопителя 1 через коммутатор 12 ( на вход 13 поступает сигнал управления) поступает на входы блока 9 и записывается в него при поступлении соответствующих сигналов по входам 10, Затем на входы 10 поступают сигналы вывода с корректированной информации (исправляется один сбой, если он произошел при хранении информации в накопителе 1), Информация поступает на вторые входы блока 8 сумматоров по модулю два, а сигналы адресных информационных разрядов (А разрядов) поступают на адресные входы блока 7...