G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1274003

Опубликовано: 30.11.1986

Авторы: Бородин, Егорова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...микрокоманды повторится аналогично данному. 30Если конечный адрес достигнут, то свыхода элемента И 21 идет опрос элементов И 22, 23, что означает: равна или не равна сумма в сумматоре 15контрольному числу для данного участ-З 5ка (контрольное число вырабатываетсяблоком 17). Если равна, то импульсчерез элемент И 22 поступает на четвертый вход блока 7, что обеспечивает переход счетчика 29 в следующее 40состояние (следующий участок будетпроверяться), а следовательно, преобразователи 28 и 17 выработают новые коды начального, конечного адресов следующего участка и его кон- . 45трольной суммы, а также установкисумматора 15 в нулевое состояние,ав счетчик 30 записывается первый адрес следующего участка накопителя 8.Затем процедура...

Номер патента: 1274004

Опубликовано: 30.11.1986

Автор: Бородин

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...с выходов формирователей 13, 22 поступают на входы блока 10 10 1 О 01 01 01 00 10 00. 01 01 10 00 10 Значения контрольного кода Для пяти, -шестираэрядных модулей памяти Значения контрольного кода74004 О 15 ной группы соединены с числовыми20 входами накопителя, первые входы 25 30 35 1,Запоминающее устройство с авто номным контролем, содержащее накопитель, группы Формирователей сигналон четности, группы формирователей контрольных сигналов по модулю три, формирователи сигналов четности и блок 45 сравнения, выход которого является, контрольным выходом устройства, причем выходы формирователей сигналов четности первой группы соединены с входами первого формирователя сигна лов четности, выход которого подключен к первому контрольному входу...

Номер патента: 1274005

Опубликовано: 30.11.1986

Авторы: Княжицын, Марголин

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...выходы коммутатора 1 О в отключенное состояние, навход 15 - потенциал, разрешающийпрохождение кода информации черезкоммутатор 5 на блок 9 и устанавливающий на выходе 27 блока 7 уровень"0", На входы сумматора 24 поступаютрезультаты снертки с выходов блоков7, 8 и через сумматор 22 и элементНЕ 27 с блока 9, Таким образом, счи"тынание информации также сопровождается выдачей с выхода 20 контрольного разряда,Режим работы устройства, связанный с увеличением количества словили адресной разрядности устройства.Дополнительный разряд адреса иего инверсию подают соответственнона входы выборки накопителей 1 и 2,входы 17 и на один из внешних входовблока 6, При подаче кода адреса навход 11 и входы выборки 1 и 2 накопителей информационный код...

Номер патента: 1274006

Опубликовано: 30.11.1986

Автор: Скубко

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...обработке информаци. емкостью 16 х 4 Кбит,независимо от варианта распределения двоичных знаков в массиве,Вариант распределения (при среднем положении перемычек 59) определяется информацией регистра 9, которая при управляющем сигнале на соответствуюцем входе 20 и по синхрони 45н 11зирующей команде Запись на соответствующем выходе блока 1 заносится в регистр 9 со счетчика 8, который считает однобитовые ошибки по50синхронизирующей команде пЧтение"на соответствующем выходе блока 1.При снятии потенциала "лог.Опс входа 19 на выходе элемента 2 ИИЛИ-НЕ 26 будет потенциал "лог.1",контроль битов информации будет осуществляться только на четность нако 55пителем 12. Управляющий потенциал"Коррекция" на соответствующем выходе распределителя 11 и...

Номер патента: 1274007

Опубликовано: 30.11.1986

Авторы: Андреев, Иванов, Романов

МПК: G11C 29/00

Метки: адресных, боков, памяти, цепей

...Если все и разрядов кода адреса обращения имеют состояние логической "1", то со всех выходов и элементов И второй группы 7 сигналы логической 1 через и элементов ИЛИ второй группы 11 пройдут на и информационных входов 43 второго блока 13 оперативной памяти и запишутся во все и его разрядов по первому или второму адресу соответственно для отказов и для отсутствия отказов) в область памяти, задаваемую кодом на входах 34 второй группы, соответствующую проверяемой адресной цепи контролируемого блока 18 памяти. На информационные входы первого 12 блока оперативной памяти сигналы логической "1" не поступят и в нем сохранится исходная нулевая информация. Аналогич- . но, если все и разрядов кода адреса обращения имеют состояние логического "0",...

Номер патента: 1275537

Опубликовано: 07.12.1986

Авторы: Липанов, Рогов, Статейнов, Фадеев

МПК: G11C 11/14, G11C 29/00

Метки: встроенного, доменной, памяти, функционального

...комбинации соединены с входами дешифратора 29, выход которого является выходом блока 12 контроля адреса.Предлагаемое устройство работает следующим образом.В содержимое доменной памяти однократно вводятся две тестовые страницы информации, которым присвоен адрес в младшем разряде, равный нулю и единице соответственно, одна страница содержит в своем составе исправляемую ошибку; а другая - не- исправляемую, причем адрес ошибок вводится в виде кода в содержимое этих страниц, служебная информация хранится в содержимом доменной памяти на протяжении всего времени ееэксплуатации, Функциональный самоконтроль производится после каждого включения источников электропитания всоответствии с временной диаграммой(фиг, 2),Сигнал "Установка исходного...

Номер патента: 1275548

Опубликовано: 07.12.1986

Авторы: Бучнев, Васильев, Карпунин

МПК: G11C 29/00

Метки: интегральных, микросхем, оперативной, памяти

...запишет единиКогда пропишется вся память,(п + + 1)-й разряд счетчика б адреса установится в состояние единицы, что разрешит работу цифрового компара- . тора 2 и переведет режим работы испытуемой микросхемы памяти в режим "Чтение", а п младших адресных разрядов двоичного управляющего счетчика обнуляется. Теперь в каждом тактовом импульсе происходит сравнение записанной в испытуемую микросхему памяти информации с младшим адресным разрядом, поступающим через мультиплексор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на вторую группу входов цифрового компаратора 2. Если хотя бы по одному адресу произойдет несравнение, то регистратор брака 3 перейдет в состояние "Не годен" и заблокирует счет счетчика 6 адреса. Если несравнения не произошло, то счетчик...

Номер патента: 1275549

Опубликовано: 07.12.1986

Авторы: Абрамов, Климшин, Тихомиров

МПК: G11C 29/00

Метки: блоков, памяти

...блоку памятииз группы параллельно тестируемыхблоков памяти.Сигнал несОответствий с выходовблока 5 передается в блок 8.Повышение быстродействия устройства достигается эа счет обеспечениявоэможности параллельного контроля. с конвейерной организацией тестирования блоков памяти, Предварительнов регистр 12, который является общимдля всех каналов блока 8, по сигналамиз накопителя 13 заносится информация о количестве тестов, составляющихтестовую программу проверки блока памяти. В начальный момент содержимоерегистра 12 заносится в счетчик 17,По мере загрузки проверяемых блоков памяти в контактирующие приспособления платы 9 соответствующимидатчиками 10 формируются сигналы нулевого уровня, которые поступают всоответствующие каналы...

Номер патента: 1277214

Опубликовано: 15.12.1986

Авторы: Блинков, Горовой, Свиридович, Хвощ, Чернуха

МПК: G11C 29/00

Метки: блоках, исправления, обнаружения, ошибок, памяти

...самый запоминающий элемент, поэтому для ее исправленияможно использовать метод двойногоинвертирования. Если шифратор 2 1определяет наличие двойной ошибки,то на выходе 25 появляется признакдвойной ошибки, данные с инверсныхвыходоврегистров 1 и 2 через мультиплексоры 12,13 и 14,15 поступаютна входы коммутаторов 6,7 и черезних - на выходы 22 23. Одновременно инверсные значения контрольныхбитов с инверсных выходов регистра3 через мультиплексор 11 и коммутатор 8 поступают на выходы 24. Инверсные значения,цанных и контрольныхбитов записываются в контролируемуюпамять, затем читаются из нее, Производится формирование новых контрольных битов и признаков ошибки, ихдешифрация. Если удалось исправитьхотя бы одну ошибку, методом двойного...

Номер патента: 1277215

Опубликовано: 15.12.1986

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...считывания массива информации в каждом такте обращения число,соответствующее заданному адресу, 1277215извлекается из накопителя 1, поступает на выход устройства и через регистр, 3, элементы ИЛИ группы 6 - на сумматор 7, а через коммутатор 20 - на счетные входы триггеров поля 25 выбранного регистра 22. Одновременно код адреса подается через коммутатор 20 на счетные входы триггеров поля 24 регистра 22 и на сумматор 8.Сумматоры 7 и 8, как и при записи, вырабатывают биты четности адреса и считываемого слова, объединяемые сумматором 9 в результирующий бит, При этом на вход 29 устройства подается нулевой сигнал . Результирующий бит через элемент И 10 поступает на вход счетчика 15, который при "считывании работает как вычитающий.После...

Номер патента: 1277216

Опубликовано: 15.12.1986

Авторы: Дрозд, Лацин, Лебедь, Минченко, Полин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...24 контрольных выходах устройства и поцают их, а также код К с выхода коммутатора 8 на вход 26 индикации. Блок индикации высвечивает состояния сигналов контрвля и про.верки к-го разряда блока 1 памяти, а также код К при единичном значении сигнала контроля (сигналы контроля и проверки имеют единичное значение при наличии ошибки) .Задание кода К посредством блока 5 (в соответствуюшем режиме) позволяет определить значения сигнала проверки для всех интересующих пользователя разрядов К блока 1 памяти (при многократном повторении псевдослучайной последовательности), проанализировать вид сигналов проверки и контроля, подключая осциллограф к второму 24 и первому 23 контрольным выходам устройства, увидеть наличие ошибки регистрируемой...

Номер патента: 1278982

Опубликовано: 23.12.1986

Авторы: Бородин, Егорова

МПК: G11C 29/00

Метки: блоках, обнаружения, ошибок, памяти, программ

...совылают, цто означает оорыИсце к коц; ролируслому модуло памяги, тс б,Ок 9 .рыв 110- ция вырабатывает разрспы юИи й 1 с)тс 1 сиыл, поступаю)ций на 1)-вход тр. геры 20. Импульс разрешения выооркц по вход, 6 ностуцает церез коммутатор 18 Еа вход оловибратора 21, кото)ый формируе; импульс нужной е.телыОс) и л.)я обрыИе;1 я к блоку 32 Опс.ративОЙ 1.2 МИЕИ, 10 сту цые 01 пи Й рез формирователь 25 ы в:ол 35 Колыадресов младших разрядов в это время через коммутатор 38 поступают на вход 34. г 1 о входу 31 установлен режим считывания из блока 32 памяти. В результате этого по здпрашиваемому адресу выбирается информация (единица или ноль). Возможны двд про. должения работы блока 2:1. Если считывается единица - признак первого обращения по...

Номер патента: 1278983

Опубликовано: 23.12.1986

Авторы: Ищенко, Селигей

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, постоянное

...упрощение устройства.На чертеже представлена структурная схема постоянного запоминающего устройства с коррекцией информации.Постоянное запоминающее устройство с коррекцией информации содержит регистры 1 первой группы, группу блоков 2 сравнения, адресные входы 3 устройства, вторую группу регистров 4, элементы И-НЕ 5, формирователи 6 четности, Выходы 7 блока памяти, выходы 8 устройства, блок 9 постоянной памяти.Постоянное запоминаощее устройство с коррекцией информации работает следующим образом.Б регистре .1 устанавливасгся адрес первой исправляемой ячейки ПЗУ, а в разрядах регистра 4.1, соответствуюц;их дсф(ктным разрядам этой ячейки, записывают лог. О. Г 1 ри обращении к ПЗУ 9 пс этому адресу ца выходе блока 2.1 сравнения оудег сигнал...

Номер патента: 1278984

Опубликовано: 23.12.1986

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...рассмотренным алго ритмом работы блока управления. Считанная из накопителя 1 информация через шину 22 выходных данных поступает на пер. вый, второй и третий входы каждого блока 21 коммутации выходных данных, на управляющие входы каждого из которых поступают управляющие сигналы от дешифратора 25, аналогично тому, как это было описано при объяснении принципа действия блоков 19 коммутации входных данных. Подсоединение входов блока 21 коммутации выходных данных к шине 22 выходных данных также полностью идентично рассмотрен;ному для блоков 19 коммутации входных данных. Поэтому при считывании информации из одноименных адресов первой. второи регистра 3 поступает на входы формирователя 44 и через элементы НЕ 28 на один из входов элемента И...

Номер патента: 1280459

Опубликовано: 30.12.1986

Автор: Гаврилов

МПК: G11C 29/00

Метки: памяти

...и вводавывода. Устройство принимает с шины59 сигналы подтверждения данных изапрета ОЗУ.Направлением передачи данных через группу формирователей 30 управляет элемент 41, который в зависимости от состояния выхода элемента51 инвертирует или неинвертируетсостояние соответствующего разрядакода команды, Состояние "1" триггера 28 вызывает изменение операцииобращения при обращении к фоновым40 45 50 55 ячейкам тестируемого ОЗУ. С выхода элемента 41 снимается дополнительный код операции обращения к тестируемому ОЗУ. Дешифратор 12 формирует одну из четырех команд управления ЗАПИСЬ В ПАМЯТЬ, ЧТЕНИЕ ПАМЯТИ, ЗАПИСЬ В ПОРТ ВЫВОДА, ЗАПИСЬ В ПОРТ ВВОДА.Имеется возможность выполнения операции чтения тестируемого ОЗУ с контролем или без контроля...

Номер патента: 1280460

Опубликовано: 30.12.1986

Автор: Ясенцев

МПК: G11C 29/00

Метки: запоминающих, матриц, сердечников, ферритовых

...считанного сигнала и сравнения ее с пороговыми значениями вблоке контроля 2. Циклы измерения исравненияповторяются по несколькораз, и по их результатам в блокеконтроля 2 принимается окончательноерешение о годности или негодностисердечника. В последнем случае результат контроля выводится на печатьрегистрирующим устройством 38.При потере обмотки считывания впроцессе последовательного перебораадресов происходит следующее.Блок контроля 2 вырабатывает сигнал брака с компонентами по проверяемым параметрам "брак 1, брак 1 р,годн, Ор", В результате этого блокуправления поиском обмоток считывания 6 переключает сигнал прибавленияединицы к текущему адресу от блокавыборки 1 к блоку реверсов 7 на входкоммутатора 8. При этом перебор адресов...

Номер патента: 1282221

Опубликовано: 07.01.1987

Авторы: Новик, Старчихин, Шацкий

МПК: G11C 29/00

Метки: блоков, динамических, памяти

...функций: запись в регистр 25 содержимого формирователя 26, сравнение в блоке 24 40 содержимого регистра 25, полученного контрольного кода и содержимого блока 22, который служит для задания эталонного контрольного кода, обнуление формирователя 26, стробирова-, 45 ние записи результата сравнения из блока 24 в регистр 13. Полученный контрольный код индицируется блоком 23 и одновременно этим же блоком индицируется несовпа,дение сформированного из считанной информации контрольного кода с эталонным по сигналу с выхода блока 24.Сущность измерения предельного времени регенерации состоит в том, что в определенный момент времени, когда запоминающий массив блока 28 заполнен вполне определенной информацией, обращение к блоку 28 прерывается на...

Номер патента: 1283858

Опубликовано: 15.01.1987

Авторы: Альмяев, Грицай, Красько, Шуть, Ярмолик

МПК: G11C 29/00

Метки: блоков, памяти

...первые Е адресов.1+1-й сигнал с выхода 12 блока 1 управления записывает в счетчик 9 1+1-й адрес.На выходе делителя 17 блока 1 появляется сигнал логической единицы. На выходе 10 блока 1 Формируется логическая "1" По этому сигналу выход старшего разряда регистра 7 через мультиплексор 4 соединяется с входом последовательной записи этого регистра, а вход последовательной записи регистра 6 соединяется с выходом генератора 5 через мультиплексор 3, За предыдущие 1 тактов работы в регистр 7 был записан новый случайный код. Он записывается по +1-му адресу в блок 15 памяти. По 1+2-му адресу записывается сдвинутый циклический на один разряд код регистра 7, т,е, через каждые 1 тактов работы регист,ры б и 7 меняются местами: когда одцн...

Номер патента: 1283859

Опубликовано: 15.01.1987

Авторы: Бутаков, Флейш, Чусовитин

МПК: G11C 29/00

Метки: блоков, памяти

...каждыйраэ Ыосле переполнения вносится уставка У, а блок 2 управления формируетсигналы обращения к проверяемому бло: ку 1 памяти и триггеру 13, тем самымобеспечивается многократное считыва ние адресов и информации проверяемогоблока 1. памяти.Режим контроля записи в проверяемый блок 1 памяти случайных тестов 25начинается с обнуления счетчика 6 итриггера 13, В счетчик 12 заноситсяпо входу 28 уставка 7, определяющаяколичество проверяемых случайных тестов, а в регистр 8 заносится по входу 27 начальное число Р.30 35С целью расширения числа различных последовательностей, формируемых генератором 7, предусматривается возможность занесения по входам 27 в регистр 8 начального числа Р,(где 40 Р - целое число).При обнаружении схемой 3 сравнения...

Номер патента: 1283860

Опубликовано: 15.01.1987

Авторы: Гордынец, Урбанович

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...находится в одном итом же состоянии независимо от записываемой в него информации, Этот единичный сигнал спросит соответствующее слово в накопителе 34, в результате чего на входы 7 регистра 6 поступит для записи признак единичной ошибки отказавшего разряда, Одновременно, поскольку на выходах 27 блока 33 присутствует ненулевой признак единичной ошибки в инверсном считываемом слове (ошибка из-за слоя элемента памяти), на выходе 1 Д блока 28 появится нулевой сигнал, который, проходя через элемент НЕ 15, установит на выходе 22 элемента И 14 единичный сигнал (так как на выходе триггера 8 присутствует единичный сигнал). Этот сигнал разрешит запись признака единичной ошибки отказавшего разряда иэ накопителя 34 в регистр б, Кроме того, поскольку...

Номер патента: 1283861

Опубликовано: 15.01.1987

Авторы: Алексеев, Безручко, Жигалов, Фаткулин, Цепляев

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...дефектных разрядов поступают на соответствующие управляющие входы мультиплексоров 1 О. При этом выходы, соответствующие кодам дефектных разрядов, регистра 6 подключаются через мультиплексоры 10 ко входам соответствующих корректирующих разрядов основного накопителя 3. Таким образом, информация разрядов, требующих корректировки, записывается в корректирующие разряды того же слова.Считывание числа из накопителя 3 в регистр 6 числа,Если адрес, по которому считывается слово, не записан в накопителе 4, те, по этому адресу ни один элемент накопителя 3 не является дефектным, то на всех инверсных выходах дешифраторов 11 установлены единицы.При этом информация с информационныхразрядов накопителя 3 проходит через элементы И 7, элементы ИЛИ 9...

Номер патента: 1285537

Опубликовано: 23.01.1987

Авторы: Белогорский, Торопов, Тычинин

МПК: G11C 29/00

Метки: аварийном, информации, отключении, памяти, питания, полупроводниковой, сохранения

...через резистор 50 12 открывает транзистор 11, подключая вывод формирователя 10 к шине 15 нулевого потенциала.Обращение к матрицам 4 инициируется подачей на функциональный вход 55 16 устройства уровня логического "0", При этом вывод элемента формирователя 10 подключается к шине 15, что соответствует установлению управляющего сигнала выбора матриц 4. Темсамым разрешается прием алреса с шины 1 и обмен данными с внешним устройством по шине 2 соответственновыбранному режиму работы ОЗУ,Описанное соответствует нормальной работе устройства при включенномосновном питании.При провале или исчезновении основного питания конденсатор 14 разряжается так, что выполняется условие ПЬ . Диод 7 открывается и матЯрицы 4 запитываются от...

Номер патента: 1285538

Опубликовано: 23.01.1987

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...счетчик обнуляется и далее продолжает считать, выбирая 1,2 (3-1)-й 50 блоки. памяти. Импульсы с выхода элемента И 7 поступают на блок 17 сравнения, где сравнивается содержимое счетчика 4 и регистра 12, а также на управляющий вход сумматора 15, 55 в котором выполняется поразрядное суммирование по модулю два содержимого одноименных ячеек всех блоков памяти до Ц)-го включительно ДасПостоянное запоминающее устройствос самоконтролем, содержащее нако" питель, адресные входыпервой группы которого подключены к выходу первого регистра, входы которого являются адресными входами первой группы устройства, адресные входы второй группы накопителя подключены к выходам дешифратора, вход которого под ключен к выходу счетчика, установочные входы которого...

Номер патента: 1287240

Опубликовано: 30.01.1987

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...его содержимое черев мультиплексоры 14 и 2 поступает на выход 20).При операции ".Блокировка коррекции" в регистр 9 выполняется запись первого бита, после чего отменяется коррекция одиночных ошибок в блоке 4. В последующих операциях "Чтение памяти" нескорректированная информаЦия с выхода блока 1 памяти через регистр 8 и мультиплексор 12 выдается на выход 20 устройств, что необ- хОДИМО Для локализации ОДиночных Ошибок при ремонте устройства.В этом режиме признак одиночной ошибки выдается на выход 19 устройства. При операции маскирования ошибкив блок 9 записывается 0 битов, послечего блок 4 отменяет выдачу сигналаошибка на выход 19. 6Операции защиты выполняются следующим образом.Если в регистр 9, кроме первогои второго битов, записаны...

Номер патента: 1288758

Опубликовано: 07.02.1987

Автор: Иванов

МПК: G11C 29/00

Метки: запоминающее, информации, контролем

...элемента 7 задержки устанавливает регистры 17 в состояние 0000. Единичное состояние триггера 24 определяет режим считывания содержимого ячеек блока 1 памяти.По заднему фронту сигнала с выхода генератора 18 триггер 25 уста-, навливается в состояние "1", после чего с выхода элемента И 19 начинают поступать импульсы считывания, которые, пройдя через элемент. 2 И-ИЛИ 20 на вход формирователя 26, вызывают появление на выходе последнего сигналов, осуществляющих считывание содержимого ячеек блока 1 памяти поадресам, определяемым состояниемсчетчика 21.1288758 Запоминающее устройство с контролем информации, содержащее блок памяти, блок управпения и сигнатурный анализатор, причем информационные входы и тактовый вход устройства соединены...

Номер патента: 1288759

Опубликовано: 07.02.1987

Автор: Протасеня

МПК: G11C 29/00

Метки: запоминающее

...селектор 13 (на всех управляющихвходах селекторов 13 присутствует ккод логического нуля) поступает навыход 9. На всех выходах 9 в этомслучае появляются одинаковые информационные слова.Функционирование блока 16 и блоков 15 аналогично функционированиюблока 14.После появления импульса на тактовом выходе накопителя 11 на выходах 6 появляются уровни логического нуля, разрешая запись в накопители 11 следующей серии информационных слов. Если по какому-либоиз входов 1 начинают поступать систематические или случайные ошибки водном и том же информационном словеразных серий или если это информационное слово в разных сериях систематически, случайно запаздываетсвыше заранее заложенной в накопителе 11 допустимой величины, то 45прием информации по...

Номер патента: 1290425

Опубликовано: 15.02.1987

Авторы: Брик, Мозгунов, Чубыкин

МПК: G11C 29/00

Метки: групповых, информации, источников, коррекции, ошибок

...Исправление ЗО этого ошибочного разряда происходит обычным образом в первой группе сум-маторов по модулю два.Формула изобретения1, Устройство для коррекции групповых ошибок ш источников информации, содержащеегрупп сумматоров по модулю,два, где- количество разрядов 40 каждого источника информации, блок локализации двойных ошибок иблоков контроля кода Хемминга, каждый из которых содержит первую группу сумматоров по модулю.два, свертку по 4 модулю два, дешифратор, узел обнаружения двойных. ошибок, причем входы свертки по модулю два -Го блока контроля кода Хемминга, где -ф 1,С, соединены с первой группой входов сумматоров по модулю два первой группы т.-го блока контроля кода Хемминга выходы сверток по модулю два х-го блока контроля кода...

Номер патента: 1290426

Опубликовано: 15.02.1987

Авторы: Кобозева, Овчинников, Сборовский, Урусов, Усков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...115), который переключается в состояние контроля правильности выбора ячейки.из блока 1, т.е. производит контроль соответствия корректирующего кода адреса, 35 записанного в. ячейке (в группе разрядов 5 регистра 2) адресу, заданному на входе 18.Блок 14 анализирует сигнал с выхода блока 7 (блок 116). При наличии 40 ошибки (содержимое группы 5 не соот" ветствует адресу.на входе 18) блок" 14 выставляет на одном иэ выходов 19 признак "Ошибка адреса" (блок 120) и переходит к выполнению блоха 17 45 алгоритма.При отсутствии ошибки (выборка данных произведена из заданнойячей"ки блока 1) блок 14 подает управляющий сигнал на блок 7 (блок 117), 50который переключается в состояниеконтроля данных (производит контрольсоответствия данных в группе 3...

Номер патента: 1292040

Опубликовано: 23.02.1987

Автор: Солонин

МПК: G11C 29/00

Метки: оперативной, памяти

...с регистров 4.Информацию в элементы 2, 4, 10, 11, .13, 15 записывают параллельно (т.е. практически одновременно) через их входы Д 7 с параллельных регистров, в частности выходных портов управляющей ЭВМ, например, "Электро-. ника К 1-20". Осуществляют это любыми известными путями. После записи информации в элементы 2, 4, 10, 11, 13, 15 подают тактовые импульсы на шину 18.По переднему фронту тактового импульса происходит сдвиг информации в,регистрах 4 и счет в счетчиках 10 и 11. По его заднему фронту происходит исполнение счетчиком 2 команды, код которой установлен на его управляющих входах, т.е, на выходах регистров 4, например, команды счет вперед, счет назад, запись с параллельных входов 5, или 6, или 8, или 9. По заднему фронту...

Номер патента: 1293761

Опубликовано: 28.02.1987

Авторы: Дебальчук, Дмитриев, Косарев

МПК: G11C 29/00

Метки: блоков, буферной, памяти

...1 с выхода триггера 6 поступает на логический элемент ИЛИ, на его выходе также появляется напряжение логической 1 и зажигается индикатор 4, что в данном случае (при нулевом показании индикатора 12) свидетельствует об неисправности счетчика 11 ошибок или индикатора 12.Неисправен элемент 8 сравнения и на его выходе отсутствуют импульсы ошибок, что также может привести к нулевым показаниям индикатора 12. Контроль исправности элемента 8 сравнения осуществляется путем подключения параллельно его входам элемента 9 сравнения, а выходные сигналы элементов 8 и 9 сравнения сравниваются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и при неисправности элемента 8 сравнения на выходе элемента 10 появляются импульсы, которые поступают на Один из ВхОдОВ...