Запоминающее устройство с сохранением информации при отключении питания

(19) 01) А 1 дО 06 Р 12/16, О 11 С 29/О ИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСНОМУ СВИ СТВ(54) ЗАПОМИНАЮЩЕ НЕНИЕМ ИНФОРМАЦИ ТАНИЯ(57) Изобретение защиты информаци гонезависииой па использовано в вь ке в микропроцес Суть изобретения дотвращении поте Е УСТРОЙСТВО С СОХРАИ ПРИ ОТКЛЮЧЕНИИ ПИУ 44и К.Е,)етельсР 12/ Привалво СССР СССР 19ьств 29/ ГОСУДАРСТБЕННЬЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИПРИ ГКНТ СССР(56) Авторское свидУ 1363222, кл. О 06С 11 С 29/00, 1986Авторское свидетУ 1259342, кл. О 1 относится к системе и, хранящейся в энер мяти, и может быть числительной техиисорных системах, заключается в прери обрабатываемой1525703 и заднего 11 Фронтов, триггеры прерывания 13 и запрета записи 21, элементы ИЛИ 16, 22. При снижении питающего напряжения основного источника 6 устройство подключает к резервному источнику 7 не только блок 1 памяти, но и блок 2 управления на время обработки прерывания, после чего 10 он отключается от резервного источника б. Это позволяет исключить сбойИзобретение относится к системезащиты инФормации, хранящейся в энергонезависимой памяти, и может бытьиспользовано в вычислительной технике, технике связи, контрольно-измерительной технике в микропроцессорных системах, требующих сохраненияинФормации при отключении основногоисточника питающего напряжения,, Цель изобретения - повышение на,дежности устройства за счет исключения потерь инФормации при переключе 30нии на резервное питание,На фиг.1 приведена Функциональнаясхема устройства; на Фиг.2 - временные диаграммы его работы.Устройство содержит (Фиг,) блок1 памяти, блок 2 управления, выпол, 35"Запись-чтение", ключ 4, вход 5 Зачпись"чтение, основной 6 и резервныи7 источники питания, двухканальныи40интегрирующий блок 8, переключатель9 дополнительный переключатель 10,Фселектор 11 заднего Фронта, вход 12установки триггера 13 прерывания, упр авляющий вход 14; вход 15 прерыва 45ния, элемент ИЛИ 16,.управляющийвход 17, селектор 18 переднего Фронта, входы 19 и 20 сброса, триггер21 запрета записи, элемент ИЛИ 22,вход 23 сброса, дешиФратор 24, управляющий вход 25, компаратор 26 и в ходы 27 и 28.Устройство работает следующим образом.инФормации блоком 2 управления, выполненным на микропроцессоре, припереключении на резервный источник7 питания и исключении тем самымсбойных ситуаций в микропроцессорнойсистеме при перерывах питания основного источника 6 питания. Устройствосодержит блок 1 памяти, блок 2 управления, ключ 4, переключатель 9 и дополнительный переключатель 10,.двух,канальный интегрирующий блок 8, компаратор 26, селекторы переднего 18 В исходном состоянии, когда основ 55 ной источник б выключен, блок 1 подключен к резервному источнику 7 через переключатель 9. ные ситуации при перерывах питания,2 ил. Триггер 13 прерывания выключен,триггер 21 запрета записи включени сигнал с его выхода выключает ключ4, запрещая запись инФормации в блок1, Кроме того сигнал с выхода триггера 21 через элемент ИЛИ 16 поступаетна управляющий вход 17 переключателя 9, подключая резервный источник 7к блоку 1, ключу 4, триггерам 13 и21 и элементам ИЛИ 16 и 22.При повышении напряжения питанияосновного источника 6 (Фиг.2) в оп-.ределенный момент (порог срабатывания Ц, задается напряжением резервного источника 7) срабатывает компаратор 26 и по переднему Фронту сигнала (перепад из "0" в "1") срабатывает селектор 18. Сигнал с селектора18 выключает триггер 13 прерывания,триггер 21 запрета записи и устанавливает блок 2 в режим сброса,При выключении триггера 21 запрета записи включается ключ .4, разрешая запись в блок 1 по сигналам блока 2, и через элемент ИЛИ 16 переключается переключатель 9, подсоединяявходы источника питания блока 1,ключа 4, триггеров 13 и 21, элементов ИЛИ 16 и 22 к основному источнику 6.При этом устройство, читая соответствующую инФормацию из блока 1восстанавливает содержимое рабочихрегистров блока 2 (обрабатываемую ранее инФормацию), анализируя, бып лиФакт выключения основного источника 6, и, руководствуясь этим, соо г"ветствующим образом, подготавливается к работе с блоком 1,В рабочем состоянии устройствонаходится до тех пор, пока напряже15257ние на выходе блока 8 не уменьшается ниже заданного порога. В этомслучае выключается компаратор 26, позаднему фронту сигнала с выхода которого (переход из "1" в "0") срабатывает селектор 11, сигнал с котороговключает триггер 13 прерывания,Сигнал с выхода триггера 13 прерывания, поступая на вход 14 дополнительного переключателя 10, подключает входы источника питания дешифратора 24 и блока 2 к резервному источнику 7 (переключает дополнительный переключатель 10 - это дает возможность работать блоку 2 и дешифратору 24 при напряжении питания нижеминимального значения по ТУ на этимикросхемы, поступая на вход 15 прерывания, переводит блок 2 в режим 20прерывания, поступая через элементИЛИ 16 на управляющий вход 17 переключателя 9, подключает вход источника питания блока 1 к выходу резервного источника 7. Блок 2 осуществляет обработку программы прерывания,заносит обрабатываемую информацию израбочих регистров блока 2, а такжеинформацию о факте выключения основного источника 6 в блок 1 и в концепрограмм обработки прерывания Формирует на соответствующих выходах (например, адресных и управляющих) команду, включающую дешифратор 24. Сигнал с выхода дешифратора 24, поступая через элемент ИЛИ 22, выключает35триггер 13 прерывания и включает .триггер 21 запрета записи. При этомвходы источника питания дешифратора24 и блока. 2 подключаются к выходуосновного источника 6, блок 1 остается подключенным к выходу резервногоисточника 7 (за счет сигнала с выхода триггера запрета 21 записи, поступающего через элемент ИЛИ 16), аключ 4 выключается, запрещая дальнейшую запись информации в блокДвухканальный интегрирующий блок8 сглаживает кратковременные импульсные изменения напряжения основногоисточника 6, которые могут вызватьбез необходимости переход блока 2 кобработке прерывания.Таким образом, в рабочем режимевсе блоки и элементы устройства подключены к основному источнику 6.При уменьшении напряжения этогоисточника ниже заданного порога происходит подключение блока 1, ключа 03 64, триггеров 13 и 21, элементов ИЛИ16 и 22, дешифратора 24 и блока 2 крезервному источнику 7, обработка режима прерывания блоком 2 и по агосигналу (с помощью дешифратора 24)выключение ключа 4, отключение бло-.ка 2 и дешифратора 24 от резервногоисточника 7 и подключение к основному источнику 6, а блок 1, ключ 4,триггеры 13 и 21 и элементы ИЛИ 16и 22 остаются подключенными к резервному источнику 7.В этом состоянии информация хранится в блоке 1 до включения основного источника 6. Это позволяет обеспечить блок 2 и дешифратор 24 питанием от резервного источника 7 навремя обработки прерывания, программное отключение блока 2 и дешифратора 24 от резервного источника 7,отключение нины записи от блока 1,что повышает надежность работы микропроцессорной системы и позволяет сохранить необходимую информацию в блоке 1,Формула изобретения Запоминающее устройство с сохранением информации при отключении питания, содержащее блок памяти, блок управления, триггер запрета записи, ключ, два элемента ИЛИ и нереклн 3. "чатель, первый и второй информационные входы которого являются входами основного и резервного источников питания устройства соответственно, выход переключателя подключен к входам источника питания блока памяти и ключа, выход триггера запрета записи подключен к управляющему входу ключа, информационный вход и выход которогб,подключены к выходу Запись- чтение" блока управления и к входу "Запись-чтение" блока памяти соответственно, адресно-информационный вход- выход которого соединен с одноименным входом-выходом блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства за счет исключения потерь информации при переключении на резервное питание, в него введены двухканальный интегрирующий блок, компаратор, селекторы переднего и заднего Фронтов, триггер прерывания, дешифратор и дополнительный переключатель, первый и второй информационные входы7 1525703 8 Вылаа нет анни ка а .тт; Стктт те Ветла д йлана тти, т Выход акта та,та Они ал. ттид истааселектаа та Нынадселектаа я Ватлад таила Ва Ц Юыкад аетииата.татта ХФ Составитель А. Ушдактор А, Огар Техред А.Кравчук рректор О, Пипл Подписноеизобретениям и открытиям при ГКНТ СССР Раушская наб., д. 4/5 1роизводственно-издательский комбинат Патент , г, Ужгород,гарина, 10 которого соединены с входами основного и резервного источников питания устройства и с первым и вторым входами двухканального интегрирующего блока соответственно, первый и второй выходы которого соединены с первым и вторым входами компаратора, вход источника питания и выход которого соединены с входом основного источ-, ника питания устройства и с входами селекторов переднего и заднего фрон 1 ов соответственно, выходы которых соединены с входом сброса бпока упавления и с входом установки триггеа прерывания соответственно, выход селектора переднего фронта соединен с первым входом первого элементаи с входом сброса триггера запрета записи, выход которого соединен с первым входом второго элемента ИЛИ,Заказ 7228/45 Тираж 668ВНИИПИ Государственного комитета113035, Москват Ж выход которого соединен с управляющим входом переключателя, выход триггера прерывания соединен с вторымвходом второго элемента ИЛИ, с управляющим входом дополнительногопереключателя и с входом прерыванияблока управления, адресно-информационный вход-выход которого соединенс входом дешифратора, выход которого соединен с входом установки триггера запрета записи и с вторым входом первого элемента ИЛИ, выход которого соединен с входом сброса триггера прерывания, выход дополнительного переключателя соединен с входами источника питания блока управления и дешифратора, выход переключателя соединен с входами источника питания первого и второго элементов ИЛИ итриггеров прерывания и запрета записи.