G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1295455

Опубликовано: 07.03.1987

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: оперативной, памяти

...блоке 8 управления, четвертый выход дешифратора двухразрядного счетчика блока 9 дешифраторов, элементы И 37, ИЛИ 35, триггер 34 в формирователе 6 числовых сигналов) причем изменение состояний перечисленных элементов происходит по заднему Фронту ВИ 1. Таким образом происходит переход к второму этапу проверки КУ, который определяется наличием разрешающего сигнала на втором выходе дешифратора цвухразрядного счетчика блока 9 дешифраторов. Блок 8 управления формирует реяим записи, а также управляющие импульсы в счетчики строк и столбцов,В течение всего второго этапа счетчик выбора микросхем остается в нулевом состоянии. С выхода формирователя 6 числовых сигналов подается единичный сигнал на третий выход устройства, При записи единичной...

Номер патента: 1295456

Опубликовано: 07.03.1987

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее

...23 по модулю два. Если сравнение дает "1", а о том, что в этой ячейке накопителяранее уже возник отказ, свидетельствует единичный сигнал на выходе элемента ИЛИ 39, то все разряды слова, записанного в регистр 7, инвертируются, на основании чего шифратор 6 вырабатывает проверочные символы. После этого на шину 9 подается сигнал разрешения записи в накопитель 1 кодового слова по входам 2 и 3 накопителя. На этом цикл записи закончен. Факт хранения слова в инверсном виде означает единичный символ К-го разряда кодового слова.В цикле считывания кодовое слово записывается в регистр 15, кроме того К информационных символов поступают в блок 17 коррекции ошибок через его входы 4. Блоком 30 вычисляется признак ошибки. Если в считанном...

Номер патента: 1295457

Опубликовано: 07.03.1987

Авторы: Кудрявцев, Кудрявцева

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...ин -вертированный элементом НЕ 5, Информационная часть слова формируется навтором выходе устройства.Таким образом, на вьгходах устрой. твя формируется скорректированнаяинформация, считанная из контрольнойячейки блока 1, Сигнал )Ошибка" натретьем выходе устройства не формируется, так как элемент И 11 згк.рыт инвертированным сигналом (черезэлемент НЕ б) с выхода блока 7, аэлемент И 15 закрыт инвертированнымЬсигналом через элемент НЕ 7) с выхогда элемента ИЛИ 8.Выходной сигнал блока 17 модифицирует состояние счетчика 1 б, таккак у него на входе в это ке времяприсутствует единичный уровень с выхода элемента ИЛИ 8, что говорит овыбранном адресе контрольной ячейкипамяти в блоке 1,При возникновении ошибки в информации, считанной из...

Номер патента: 1297116

Опубликовано: 15.03.1987

Авторы: Шостак, Шумейко

МПК: G11C 19/36, G11C 29/00

Метки: информации, контролем, сдвига

...на второй вхд блока 5 с выхода блока 3 элементов И. На третий вход блока 5 с выхода элемента И 7 подается сигнал, учитывающий четность вдвигаемых единиц при выполнении в устройстве арифметического сдвига вправо. Этот сигнал ра 1297116вен единице только в том случае, когда в устройстве выполняется арифметический сдвиг вправо на нечетное число разрядов отрицательного числа (в этом случае на входах 13, 14 и 17 устройства присутствуют единичные сигналы). На выходе блока 5 образуется значение предсказываемой четности результата.С помощью первого блока 4 сложения по модулю два осуществляется формирование фактических четкостей для групп разрядов (например, байтов) выходной информации блока 1 сдвига. Значения этих четностей подаются на выход 19...

Номер патента: 1297117

Опубликовано: 15.03.1987

Авторы: Бобров, Кулик, Попов, Унтилов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, оперативное, ошибок

...3 и задним фронтом запускает его. При этом на первом выходе блока 3 вырабатывается сигнал Запись 1, с помощью которого в блоки 7 происходит запись инверсного числа 010, гак как элементы И в И 6 оказываются открытыми для прохождения сигналов с инверсных выходов триггеров 12 регистра 8что легко проследить по чертежу, при этом на регистре 1 сохраняется код первого адреса).После прохождения сигнала Запись 1 на втором выходе блока 3 вырабатывается сигнал Считывание 1, с помощью которо 1 О 1 с 2 ц 25 0 го происходит считывание из блоков 7 в регистр 9 инверсного числа 010,аким образом в регистрах 8 и 9 записываются соответственно числа 10.1 и 010, которые поступают на входы блока 10, в котором производится сложение по модулю два этих...

Номер патента: 1297118

Опубликовано: 15.03.1987

Авторы: Подымин, Соколов

МПК: G11C 29/00

Метки: записи, памяти, постоянной, программируемой

...в регистр 5 данных. В информационной части кода операции ЭВМ выдает на общую шину адрес проверяемой ячейки постоянной памяти. Сформированный блоком 4 управления тактирующий сигнал фиксируется в регистре 5 данных.Второе обращение - ввод(вывод. В адресной части кода операции указана команда Запись в регистр адреса памяти, по которой полный адрес выбранной ячейки постоянной памяти из регистра 5 данных переписывается в регистр 15 адреса программируемого блока постоянной памяти, старшая часть адреса поступает далее на входы дешифратора 14 чтения программируемого блока 18 постоянной памяти для выборки определенной линейки матрицы 19 элементов постоянной памяти.Третье обращение - ввод. В адресной части кода операции указана команда Разрешение...

Номер патента: 1297119

Опубликовано: 15.03.1987

Авторы: Габсалямов, Лашевский, Шейдин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...от состояния накопителя 1. Таблица 1 получена в предположении наличия только одного дефекта по двум разрядам одноименных адресов.При считывании информации на входы устройства поступает код адреса по входу 28, сигнал Пуск на вход 30, сигнал Считывание на вход 32, Первый триггер3 через второй элемент ИЛИ 16 устанавливается в состояние, соответствующее первой половине накопителя 1. Второй триггер 14 через пятый элемент ИЛИ 19 устанавливается в положение Считывание. Запись информации в регистр адреса происходит по переднему фронту сигнала Пуск. На втором 1 О управляющем входе накопителя 1 появляется сигнал Пуск накопителя через интервал времени, определяемый третьим элементом задержки 22 и третьим элементом ИЛИ 17.Информация из...

Номер патента: 1297120

Опубликовано: 15.03.1987

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...разноименных разрядах разных БИС (в обоих случаях общее число ошибок не больше Ь), то на выходе элемента ИЛИ 17 появляется единичный сигнал, который через элемент И 15 устанавливает на управляющем входе коммутатора 5 сигнал, который устанавливает на входах 3 накопителя 1 инверсное по отношению к считанному кодовое слово, которое записывается в те же ячейки накопителя. Затем производится контрольное считывание инверсного кодового слова, которое в блоке 8 сравнивается со считанным ранее (прямым кодовым словом). Состояние регистра 7 не кзменяется, На выходах 21 блока 8, соответствующих отказавшим разрядам, будут единичные сигналы, поскольку даже при записи в отказавшую ячейку инверсного сигнала ее логическое состояние не изменится. Если...

Номер патента: 1300568

Опубликовано: 30.03.1987

Авторы: Орлов, Смирнова, Шетько

МПК: G11C 29/00

Метки: запоминающее, исправлением, многократных, ошибок

...2. Эти сигналы появляются на входа 18 и 15 блока 7 г, и элемент 2 И-ЗИЛИ 11 блока 7 г открывается, в результате на выходе элемента И 12 также появляется единичный потенциал, Ошибочный разряд складывается с единичным потенциалом с выхода элемента И 12, т.е. инвертируется, проходит через элемент ИЛИ 13 г и на сле дующем такте считывания, уже исправленный, записывается в регистр 5 г, Ни в одном другом блоке 7, 7 -7не возникает ситуации совпадения сигналов Х, У, Е и информация с выходов соответствующих регистров 5 проходит на их входы без изменения (Нерез элементы И 12 , ИЛИ 13 г) . Аналогичное положение характерно и для остальных блоков 1 -1 , так как ни в одном из них не возникает единичных сигналов Х и У. В случае возникновения двойной...

Номер патента: 1300569

Опубликовано: 30.03.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...что означает полное использование резервных столбцов первого дополнительного адресного накопителя 2.Тактовым сигналом сдвигового регистра 20, на входе которого постоянно поддерживается состояние1 является сигнал с выхода блока 2 1 сравнения уровня " 1", означающий несовпадение считанной информации с ранее записанной.После установки на втором выходе сдвигового регистра 20 (выход (К+1)-го разряда, если К - число резервных столбцов) состояния " 1 для всех обнаруживаемых дефектнь:х элементов памяти производится их строчная замена. Появление состояния " 1" на первом выходе 28 сдвигового регистра 20 означает превышение числа дефектных элементов памяти над воэможностями их замены, что приводит к отбраковке устройства,Формула из...

Номер патента: 1302321

Опубликовано: 07.04.1987

Авторы: Галкин, Квашенников

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, последовательное, самоконтролем

...с входа 6 поступает на блок 5 формирования сигналов считывания и далее - на блок 14 управления. Информация из блока 1 памяти по адресу, определяемому счетчиком 2, считывается в регистр 3, а затем начинается процедура тестирования ячейки памяти блока 1, аналогичная той, которая осуществляется в режиме записи. При этом в качестве проверочной информации используется информация с выхода регистра 3, проходящая через мультиплексор 15. В случае, если ячейка памяти исправна, блок 5 формирования сигналов считывания формирует сигнал, поступающий на выход 9, указывая тем самым, что информация на выходах регистра 3 истинная. Если при тестировании ячейки памяти блока 1 памяти блок 10 сравнения вырабатывает сигнал ошибки, то блок 5 формирования...

Номер патента: 1302322

Опубликовано: 07.04.1987

Авторы: Август, Гноевая, Зыков

МПК: G11C 29/00

Метки: оперативной, памяти, теста, формирования

...0010, а триггер 3 - в состояние 1, поэтому с прямого выхода триггера 3 на управляющий вход счетчика 1 поступает сигнал 1. В последующие такты происходит считывание информации по всем адресам, а также занесение начального адреса группы со счетчика 5 импульсов по модулю К в блок 6 суммирования,Затем происходит запись новой кодовой комбинации 0010 по той же группе адресов, а по окончании записи триггер 3 вновь переключается в состояние 1 и снова устанавливается режим Считывание информации по всем адресам.После записи кодовой комбинации 1111; второй счетчик 2 переключается в состояние 000 и на выходе элемента ИЛИ-НЕ 4 появляется 1. После записи кодовой комбинации 0000 счетчик 2 переключается в состояние 0.01 и на выходе элемента...

Номер патента: 1302323

Опубликовано: 07.04.1987

Автор: Дорошкевич

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...10 для промежуточного пуска устройства. При этом сбрасываются анализатор 13 и триггер 7, а содержимое счетчика 4 увеличивается на единицу, Поэтому в проверяемом блоке 34 памяти выбирается вторая микросхема, которая контролируется аналогичным образом. Контроль блока 34 памяти в режиме измерения суммарной сигнатуры заканчивается после того, как заполнится счетчик 4, т. е. поочередно выбраны все микросхемы блока 34 памяти и для каждой из них сформирована своя сигнатура.При подаче на вход 23 коммутатора 16 через переключатель 5 уровня нулевого потенциала, на вход счетчика 2 подаются сигналы с инверсного выхода триггера 7, на вход счетчика 3 сигналы генератора 1, на вход счетчика 4 сигналы переполнения счетчика 3, на установочный вход...

Номер патента: 1302324

Опубликовано: 07.04.1987

Авторы: Дубовский, Криворот, Морозов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...1 и 2 поступает верная информация, то на выход 16 поступает нулевой сигнал при контроле на четность.При наличии неисправности одного из блоков 1 на вход 14 подается сигнал, который открывает элементы И 12 и с входов 13 через элементы И 12 подается код на единичные входы регистра 11, причем в коде нуди соответствуют исправным блокам 1, а единица - неисправному. В результате этого все разряды регистра 11 остаются в нулевом состоянии, кроме разряда, соответствующего неисправному блоку 1. Затем сигнал снимается с входа 14 и элементы И 12 закрываются. Записанная в соответствующий разряд регистра 11 единица приводит к подаче на соответствующий вход 5 нулевого сигнала, который запрещает прохождение информации с выхода соответствующего блока 1...

Номер патента: 1302325

Опубликовано: 07.04.1987

Авторы: Иванова, Скобелев, Хаимов

МПК: G11C 29/00

Метки: оперативной, памяти

...запись - считывание с полным перебором необходимо шестнадцать периодов тактовой последовательности, так как при обращении к каждой паре ячеек из всевозможных в режимах записи и считывания необходимо проверить четыре возможные комбинации состояния ячеек: 00, 01, 10, 11. Поэтому смена пар адресов происходит раз в шестнадцать периодов тактовой последовательности по импульсу переноса, поступающему со счетчика 24 длительности. Адресные сиггналы с выходов счетчиков 9 и 10 адресов поступают на информационные входы мультиплексора 2, где коммутируются на выход в соответствии с сигналом управления, тем самым обеспечивая однозначность обращения к паре ячеек. С выхода мультиплексора 2 адрес поступает на соответствующие входы формирователя 5...

Номер патента: 1302326

Опубликовано: 07.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...группы, содержащие одинаковое количество единиц в коде. Известно, что при таком разбиении векторы, содержащие одинаковое количество единиц, не могут перейти друг в друга при отказах при однонаправленных ошибках, поэтому они могут иметь одинаковый контрольный код, который и указан в таблице. Формирователи 16 образуют четыре контрольных разряда, которые и заносятся в блок 1 по входам 29(фиг. 4). Затем подается по входу 5 сигнал обращения длительностью, достаточной для записи контрольных и информационных разрядов. В режиме считывания информации на входы 3 поступает адрес ячейки, из которой необходимо считать информацию, на вход 4 подается сигнал считывания, например лог. 1. На вход 5 поступает сигнал обращения. Из значений считанного по...

Номер патента: 1302327

Опубликовано: 07.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, модульных, ошибок

...24 - 26 сравниваются с соответствующими группами контрольных сигналов, считанных по выходам 11 - 13 из блока 1.При этом выполняется сравнение контрольных кодов по нечетному модулю, на пример семь, Таблица истинности работы,например, блока 25 при сравнении кодов по модулю семь приведена в табл. 1.Таблица 11302327 Продолжение табл. 1 Вычет значений Таблица истинности работы блока 25 при вычете значений считанного информационного числа (с выходов блока 17) записанногоинформационногочисла, считанныйиз блока 1 (выходы 12) О 1 2 3 4 5 6 7 5 6 4 5 Таблица 2 Номер отказавшего модуля при количестве ошибок в модуле 2, в (от блока 24) Значение кодана выходахблока 25 6 2 3 4 э В зависимости от результатов сравнения возможны следующие варианты...

Номер патента: 1302328

Опубликовано: 07.04.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, модульных, обнаружением, ошибок

...записью, например лог. О, а на вход 4 - сигнал обращения, длительность которого должна превосходить задержки в блоках 1, 4, 16, 18 и 20. В блоках 14, 16, 18 и 20 образуются три группы контрольных разрядов, которые записываются в соответствуюгцие контрольные разряды каждой ячейки памяти.Реим считывания. В режиме считывания на адресные входы устройства подают адрес ячейки. На вход 3 подают сигнал считывания, например лог.1, а на вход 4 сигнал обращения, например лог.1, длительность которого должна быть больше задержек в блоке 1 памяти и блоках декодирования. Считанная информация появляется на выходах 10 (информационные разряды) и выходах 11 - 13 (контрольные разряды). Как и при записи в блоках 15, 17, 19 и 21 образуются три группы...

Номер патента: 1302329

Опубликовано: 07.04.1987

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...работы устройства;На выходах всех блоков 22, 23 и 26 нули, что означает, что ошибок нет и информацию с выходов 34 можно использовать. На выходе 36 элемента ИЛИ 32 будет присутствовать лог.О.На выходе одного или нескольких блоков 22, 23 и 26 имеются единичные сигналы-индикаторы наличия ошибок. В этом случае на выходе 36 будет единичный сигнал, который свидетельствует о том, что считанную информацию использовать нельзя, пока не будет выяснен характер ошибок.Если имеются единичные сигналы на выходе всех блоков 22, 23 и 26, это означает отказ в информационных разрядах, и через некоторое время на выходе блоков 27 и 28 будет выработан номер отказавшего модуля 2 памяти. После этого на выходе элемента 37 появится единичный сигнал, что...

Номер патента: 1304080

Опубликовано: 15.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, модульных, обнаружением, ошибок

...на выходы 15. Одновременно в блоках 19, 17, 21, 22 образук)тся из считанного числа три группы контрольных сигналов, которые в блоках 24 - 26 поразрядно сравниваются с соответствующими группами контрольных сигналов, поступающих из блока 1 по выходам 11 - 13.В зависимости от результатов сравнения возможны следующие варианты дальнейшей работььНа выходе блоков 24 - 26 нули. Это означает отсутствие ошибок и на выходах 35 будут нули, вследствие чего информация на выходах 15 может быть использована.На выходах одного из блоков 24 - 26 имеется одна или несколько единицпредполагается пуансоновский поток отказов). На соответствующем выходе 35 будет единичный сигнал, означающий, что произошел отказ в одной из групп контрольных разрядов блока 1....

Номер патента: 1305781

Опубликовано: 23.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...Лог, 0", длительность кото рого должна быть больше задержки в блоке 1 и других блоках устройства.В формирователе 12 Формируются зна. чения первой группы контрольных сигналов, они записываются по входам 7, а в формирователях 16 и 14 формируется вторая группа контрольных сигна- . лов, которые записываются по входам 8.Кодирование по коду Бергера в простейшем случае заключается в том, что в качестве контрольного кода (в трех разрядах) используется число, в двоичной Форме указывающее количество единиц в разрядах одного модуля 2, состоящего, например, из семи информационных разрядов.В режиме считывания на вход 3 подают сигнал считывания, например "Лог, 1", На входы 5 подают адрес ячейки, информация которой необходима, на вход 4 - сигнал...

Номер патента: 1309087

Опубликовано: 07.05.1987

Авторы: Карлов, Кошель, Ондрин

МПК: G11C 29/00

Метки: жгутов, кодовых, пзу, прошивки

...провода обоих жгутов расположены по одну сторону индуктивных датчиков узла 5, на всех входах элемента И 7 присутствуют сигналы единичного уровня и через элемент И 21 и элемент ИЛИ 13 в регистр 14 записывается единица, подготавливая устройство к контролю очередного провода жгута 4. При ошибке прошивки элементом И 22 устанавливается триггер 30 в единичное состояние и запускается блок 8. Передним фронтом импульса с триггера 30 адрес неправильно прошитого провода в жгуте 4 с регистра 14 записывается в блок 1 О, Через время, определяемое элементом 25, триггер 30 устанавливается в исходное состояние, а элементом 27 в адрес выборки блока 10 добавляется единица, подготавливая устройство к возможности записи очередного неправильно...

Номер патента: 1310904

Опубликовано: 15.05.1987

Автор: Бурдиян

МПК: G11C 29/00

Метки: блоков, памяти

...неравенства кодов с выходов 31 формирователя 8 и блока 10 блок 9 выдает логическую 1 (импульс 27, показанный на фиг. 2 пунктиром) и происходит установка в 1 триггера 12. Сигнал с инверсного выхода триггера 12 прекращает работу устройства, и фиксируется неисправность в адресной части. Эталонный код для каждого блока 5 памяти определяется на этапе записи информации в него и устанавливается предварительно в блоке 10. С выхода формирователя 4 сигнал подается также на вход элемента И 11 для того, чтобы по последнему адресу не формировать ложного сигнала сбоя, пока не будет сформирован конт рол ьн ы й код.Описанный режим позволяет определить исправность или неисправность информационной и адресной части блока 5 памяти.В случае обнаружения...

Номер патента: 1312647

Опубликовано: 23.05.1987

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: запоминающее, идентификацией, ошибок

...входы.Блок 9 анализа синдромов, в отличие от известного устройства, выполнен в виде двух блоков постоянных накопителей: адресные входы одного из них соединены с выходами другого, адресные входы котороп соединены с выходами второго 7 формирователя синдрома, управляющие входы обоих БПП шдключены к шинам разрешающих потенциалов (не показаны), а их выходы являются выходаи блока 9.В режимах записи, хранения и считывания как информационные, так и контрольные разряды устройства могут быть искажены. Это эквивалентно црибавлению к ним по модулю два помех,"соответственноИе, и е. Если в накопитель 1 записывались сигналы Х и ХОМ, то при считывании на 15 20 25 30 35 40 45 50 выходах накопителя получим соответственно сигналы Хое и ХоМ Эе,. Эти сигналы...

Номер патента: 1314388

Опубликовано: 30.05.1987

Автор: Иванов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...равным ближайшему целому числу, большему числа 1 + 1 о 82,В конце цикла считывания вновь срабатывает триггер 5. К этому моменту счетчик 7 в процессе своего счета устанавливается в состояние и.: Это состояние дешифрируется дешифратором 8. В момент срабатывания триггера 5 на тактовом входе триггера 12 20 возникает перепад напряжения, по которому он устанавливается в состояние, соответствующее сигналу на его информационном входе. Если дешифра 25 тор 8 в этот момент открыт, триггер 12 устанавливается в состояние "1", при котором на его инверсном выходе сигнал неисправности отсутствует.При любом другом состоянии счетчика30 7 на инверсном выходе триггера 12 появляется сигнал неисправности, которыйхранится в триггере 12 до поступления на...

Номер патента: 1315979

Опубликовано: 07.06.1987

Авторы: Бояринов, Давыдов, Дадаев, Ленгник, Мельников, Митропольский

МПК: G11C 29/00

Метки: байтов, данных, дисковой, памяти, последовательности

...устанавливающий вместо первого этапа второй.Сигналом 34 мультиплексор 4 переключается на прием по другому входу. Сигналом 38 мультиплексор 5 также включается на прием по другому .входу, Проверочные символы из памяти12 по шинам 42,40 и 57 через. мультиплексоры 5 и 4 поступают на выходнойрегистр 8 и далее через шину 29 записываются на диск. 6Перед началом работы устройства в режиме чтения из диска информационных байтов (третий этап) внешним сигналом по шине 23 триггеры 65 и бб, задатчика 19 устанавливаются в состояние "ноль", В режиме чтения из диска информационных байтов последние поступают по шине 26 в регистр 1 данных одновременно с сигналом 25 и далее по шине 56 в память 2, а также через мультиплексор б по шине 53 в сумматор 9, Каждый...

Номер патента: 1316052

Опубликовано: 07.06.1987

Автор: Алумян

МПК: G11C 29/00

Метки: памяти

...счетчика 26 в буферноеЗУ 30 по адресу кода операнда.Если КОП 1-100, то высокий уровеньустанавливается на пятом выходе дешифратора 39. Если содержимое счетчика 26 не равно нулю, то на выходеэлемента И-НЕ 27, устанавливаетсявысокий уровень, который, пройдячерез элемент И 35, устанавливаетвысокий уровень на входе элементаИ 11. При этом импульс из третьейсерии управляющих импульсов, пройдячерез элемент И 11, поступает навход записи счетчика 6, записываяв него код операндаЭтот код в данном случае является адресом переходаи определяет адрес следующего обращения к блоку 15,Если на выходе элемента И-НЕ 27устанавливается низкий уровень (содержимое счетчика 26 равно нул),то на выходе элемента НЕ 38 устанавливается высокий...

Номер патента: 1316053

Опубликовано: 07.06.1987

Авторы: Кобозева, Овчинников, Руд, Урусов, Усков

МПК: G11C 29/00

Метки: блоков, памяти

...4, по которым производится запись содержимого регистра 45 в счетчик. 50 55 131605После этого блок 12 подает на коммутатор 10 сигнал, по которому скорректированные данные с выхода блока8 поступают на выход 21, после чегоблок 12 устанавливает устройство в 5исходное состояние и выдает сигналСх И окончания операцииРежим тест состоит иэ четырех операций: чтение содержимого регистра41 ошибки адреса, чтение содержимого регистра 42 ошибки данных, записьв регистр 45 начального. адреса, запись в регистр 46 конечного адресаи проверка аппаратуры,Если на входах 22 задан код опе -рации тест, блок 12 анализирует адрес на входе 19, для чего подает навход дешифратора 13 сигнал опроса,Если на входе 19 задан адрес регистра 41 (фиг. 4), то по сигналу с...

Номер патента: 1317483

Опубликовано: 15.06.1987

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, мажоритарно-резервированное, многоканальное

...5 не выводит трйггер 2 из исходного состояния.В итоге при отключении резервного блока 8 памяти первого канала на информационные выходы устройства через мажоритарные элементы 11 соответствующих каналов поступает истинная информация: а, Ь, с соответственно. Г 1 ри этом входы мажоритарного элемента 11 первого и второго каналов (с истинной информацией а и Ь соответственно) непрерывно контролируются блоками сравнения. Информация, поступающая на входы мажоритарного блока 11 третьего канала непосредственно, не контролируется блоками 2 и 3 сравнения, так как на каждый из его входов поступает одинаковая информация, равная истинной с, и отказ любого из блоков памяти устройства или отказ одного из сумматоров данного канала не приводит к искажению...

Номер патента: 1317484

Опубликовано: 15.06.1987

Авторы: Атрошкин, Карпишук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...уровень логической единицы, который, присутствуя до момента сброса регистра 15, поступает на четвертый выход блока 9 управления, откуда он поступает на вход накопителя 2 и разрешает выдачу на его выход ранее выбранной информации. Одновременно во время четвертого такта уровень логической единицы с четвертого выхода регистра5 поступает на первый вход элемента И 20,на втором входе которого присутствует уровень логической единицы, что соответствует наличию режима разрешения коррекции ошибки, Поэтому на выходе элемента И 20 появляется уровень логической единицы, который, поступая через девятый выход блока 9 управления на входы элементов И 6, разрешает прохождение кода ошибок, поступающего на другие входы элементов И 6. Одновременно...