G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы
Устройство для записи и контроля программируемых блоков постоянной памяти
Номер патента: 911613
Опубликовано: 07.03.1982
Авторы: Данилин, Пашкова, Попель, Хомутов
МПК: G11C 29/00, G11C 7/00
Метки: блоков, записи, памяти, постоянной, программируемых
...дешифратором 15 в позиционный код и вызывает считывание соответствующегослова в виде двоичного кода из блока 16,Отличия режима программирования от режима входного контроля следующие: добавление единицы в регистр 2 проводится по команде из блока 1, а, не из задающего генератора 5; один из каналов синхронизации выбирается для организации паузы после программирования, так как,например, биполярные схемы программируемых постоянных блоков памяти требуют значительную паузу после программирования каждого бита в режиме программирования в течение паузы проводится контроль правильности программирования в зависимости от типа схемы программируемого блока 12 после каждого бита или всего слова 1 задающий генератор необходим только для...
Устройство для контроля оперативной памяти
Номер патента: 911626
Опубликовано: 07.03.1982
Авторы: Андреев, Иванов, Коржев, Пресняков
МПК: G11C 29/00
Метки: оперативной, памяти
...3.1-3,3.Входы установки в единицу тригге- щров 11 каждой группы йодклвчены со"ответственно к адресным входам вако- .пителя 4, а выходык соответству-ющим выходам накопителя 4.Входы установки в ноль триггеров11 подключени к управляющему входу фнакопителя 4.. Колчество .тригтеров 11 групп на-копителя 4 соответствует максимальному. количеству модулей, содержащихся в проверяемой оперативной памяти.Устройство работает следующим образом.Адрес, по которому произошел сбойв контролируемой оперативной памяти,поступает на адресные входы б, ин- ЗФормация о неисправных разрядах - настробирующие входы 7 устройства.Первый блок 1. анализа адреса выявляет 1 строку, а второй блок 2анализа адреса - столбцыф проверяемой оперативной памяти, в...
Запоминающее устройство с самоконтролем
Номер патента: 911627
Опубликовано: 07.03.1982
Авторы: Горбенко, Горшков, Николаев
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...считываемого массива чисел,При записи число через вход 20поступает в регистр 9,и содержимоерегистра 4 адреса через элементыИЛИ 13 подается на вход накопителя 1Обратный код из регистра 9 черезэлементы ИЛИ 13 записываются в ячейку накопителя 1, Затем содержимоеячейки считывается на регистр 11.После этого производится запись-счи-,.тывание прямого кода числа на регистр10. Причем при записи прямого кодаодновременно с информационным разрядами записываются контрольные разряды, корректирующего кода, которыеформйруются формирователем 22 и через вторую группу элементов ИЛИ 13поступают в накопитель 1,Содержимс е60 Если в маркерном разряде содержится код 1 и после записи массива чисел появится отказ, значение которого совпадает со значением...
Устройство для защиты памяти
Номер патента: 918974
Опубликовано: 07.04.1982
Авторы: Борисов, Воронин, Корбашов, Хетагуров
МПК: G11C 29/00
...соответствующих элементов И 12. На третий вход одногоиз этих элементов И 12 поступаетрасшифрованный код строки с выходадешифратора 3. Если соответствующийразряд, регистра 11, который соединенс третьим входом этого элемента И 12,35 40 45 сов на совпадениеих сразрешенными адресами. Для каждой программы с целью обеспечения доступа только к выделенным ей участкам памяти - страницам, абзацам, строкам - управляющей программой Формируются коды защиты этих участков. Перед началом выполнения очередной программы сформированные пози" ционные коды защиты заносятся в соответствующие регистры,4, 8 и 11 кодов защиты страниц, абзацев и строк. За каждым разрядом этих регистров4, 8 и 11 закрепляются соответствующие страницы, абзацы и строки защищаемой...
Устройство для контроля блоков памяти
Номер патента: 918975
Опубликовано: 07.04.1982
МПК: G11C 29/00
...работает следующим. образом. 5Контрольная информация для проверки блока памяти находится в блоке 5. Перед началом работы из блока, 5 записывается в датчик 7 информация с максимальной емкости контролируемого блока 1 памяти,По команде "Пуск", поступающейчерез элемент ИЛИ 6 на блок 5, производится запись эталонного кодав регистр 14 и соответствующего ему 15адреса в регистр 9. Триггер 16, определяющий режим работы устройства,устанавливается в положение "1""1". В устройстве осуществляется .режим однократного либо многократного чтения и записи в любую ячейку(режим "долбения") при контроле всего объема памяти на максимальной частоте, для чего триггер 18 устанав"ливается в состояние "0" (режим однократный) либо в состояние...
Запоминающее устройство с исправлением ошибок
Номер патента: 920845
Опубликовано: 15.04.1982
МПК: G11C 29/00
Метки: запоминающее, исправлением, ошибок
...основных режимах.Основной рабочий режим. Слово, считанное из накопителя 1, через сумматоры 2 поступает на регистр 4. Поскольку в этом режиме регистр 3 постоянно находится в нулевом состоянии, то слово поступает на регистр 4 без изменения. Если при считывании произошла ошибка, то блок 6 формирует коррек тирующий код и блок 5 исправляет ошибку ,или, если произошла двойная ошибка, то блок 6 запрещает коррекцию и выдает сигнал сбоя.Первый режим диагностики. Из процессора выдается код режима Д 1, при котором блок 8 формирует сигнал, запрещающий коррекцию ошибок. При этом считанная информация поступает в процессор без исправления и сравнивается с эталоном. Таким образом может быть обнаружена неисправная ячейка памяти.Второй режим...
Устройство для контроля блоков долговременной памяти
Номер патента: 920846
Опубликовано: 15.04.1982
Авторы: Бородин, Егорова, Столяров
МПК: G11C 29/00
Метки: блоков, долговременной, памяти
...разрядов 2, сумматор 3, коммутатор 4, блок 5 сравнения, блок 6 установки контрольных чисел, блок 7 управления и блок 8 задания циклов суммирования.Устройство работает следующим образом. 15При подаче на вход блока 1 долговременной памяти кода адреса импульса запроса из блока 7 управления и сигнала из блока 8 задания циклов суммирования из блока 1 долговременной памяти считываются числа . и посылаются в формирователь сигналов контрольных разрядов 2, в котором производится определение вычета каждого считанного числа, далее производится сложение вычетов в сумматоре 3. После того, как все числа, подлежащие суммированию в очередном цикле, отработаны, в сумматоре 3 хранится сумма вычетов всех считанных в этом цикле чисел. По сигналам...
Устройство для защиты памяти
Номер патента: 920847
Опубликовано: 15.04.1982
Автор: Борискин
МПК: G11C 29/00
...с адресом страницы памяти осуществляется считывание ключа страницы У. Ключ страницы У 1 и ключ процессора Х .поступает в компараторы 3 и 4, На выходе компаратора 3 формируется сигнал Уз в соответствии со35 следующим правилом:1, если Х; = У"3 1 О, в противном случаеаОбозначим через Х старший разряд ключа процессора, а через Х, Х", Хпоследующие 40 разряды ключа процессора (в качестве примера взят четырехразрядный ключ). Обозначим также черезстарший разряд ключа страницы памяти, а черезупоследующие разряды ключа страницы памяти. 45Пуль С =Х, +У С=Х+У, С = Х; + У, С, = Х,+. , тогда компаратор 3 реализует следующие логическое соотношениеУз=СоС РСгчСзНа выходе компаратора 4 (см. фиг. 1) формируется сигнал Я 4 в соответствии со следующим...
Запоминающее устройство с самоконтролем
Номер патента: 920848
Опубликовано: 15.04.1982
Авторы: Андреев, Беляков, Иванов, Пресняков
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...например, на единицу, на вход счетчика 17 поступают синхросигналы более низкой частоты со второго выхода формирователя 14 что приводит к увеличению времени цикла работы устройства и т.д.В режиме считывания код адреса записы вается в регистр 1 адреса и с его выходовпоступает на адресные входы накопителя 2, из выбранной ячейки памяти которого производится считывание информации. Считанный избыточный код числа поступает на 45 вход блока 3, где производится его декодирование и исправление обнаруженных ошибок. Далее с выхода блока 3 код числа поступает на вход регистра 4, записывается в него и выдается на информационные выходыустройства.50 Факт обнаружения ошибки в считаннойинформации фиксируется в блоке 6, на вход 23 которого в этом случае...
Запоминающее устройство с самоконтролем
Номер патента: 920849
Опубликовано: 15.04.1982
Автор: Маслов
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...регистра 11 через элементы ИЛИ 12.записывается обратный код считанного числа и затем считывают его на регистр 9. Таким образом, на регистрах 9 и 11 находятся соответственно обратный и прямой коды числа, считанные из отказавшей ячейки. Блок 20 по совпадению содержимого одноименных разрядов регистров 9 и 11 определяет отказавшие разряды ячейки накопителя 1 и запоминает позиции отказавших разрядов. Преобразователь 19 запрещает запись разрядов резервного адреса в разряды регистра 11, которым соответствуют неисправные разряды ячейки накопителя 1, обеспечивая развертку (распределение) адреса по разрядам регистра 11.Например в ячейку содержащую дваотказавших разряда, записано число 1101, 5при считывании которого на регистры 9 и 11 поступает...
Запоминающее устройство с регенерацией информации
Номер патента: 924757
Опубликовано: 30.04.1982
Авторы: Бородавка, Клюев, Раллев, Ткач
МПК: G11C 29/00
Метки: запоминающее, информации, регенерацией
...блока.1На чертеже изображена структурная схема предлагаемого устройства,Устройство содержит накопитель 1,например блок полупостоянной памяти,блок 2 анализа информации, группу3 пороговых элементов, блок 4 формирования сигнала регенерации и блок5 управления,Блок 2 содержит логические элементы ,например элементы ИЛИ б иэлементы ИЛИ-НЕ 7, Количество и та"ких элементов определяется количеством контролируемых информационныхразрядов .блока 1 полупостоянной па.4757 мяти, Группу 3 составляют пороговые элементы ПЭ "0" 8 и ПЭ "1" .9,предназначенные для сравнения сигналов, поступающих с информационных выхо" дов блока: 1 с пороговыми напряжениями, которые соответствуют максимально допустимому уровню логического нуля (0,4 В) и минимальнодопустимому...
Устройство для контроля блоков оперативной памяти
Номер патента: 924758
Опубликовано: 30.04.1982
Авторы: Анисимов, Криворотов, Летнев, Шакарьянц
МПК: G11C 29/00
Метки: блоков, оперативной, памяти
...со вторыми управляющими входами основных коммутаторов, .На чертеже обозначены также первый вход 17,элемента И, первые 18 и вторые 19 управляющие входы основных коммутаторов. Третий счетчик 14 имеет разрядность (и +1 ).Устройство работает следующим образом,Импульсы на управляющих входах 18 и 19 основных коммутаторов 10 обуславливает выбор одного из трех применяемых в устройстве контрольных тестов : "Дождь", "Адресный код" или "Шахматный код".Рассмотрим работу устройства в режиме Формирования теста "Шахматный код". После запуска устройства блок 1 управления выдает управляющие импульсы, под воздействием которых коммутаторы 1 О подключают выходы счетного триггера 8 ко входам регистра 3. Блок 1 вырабатывает тактовую...
Устройство для контроля регистров сдвига
Номер патента: 924759
Опубликовано: 30.04.1982
Автор: Борискина
МПК: G11C 29/00
...24, а также дополнительные элементы И 25 и 26 и элементИЛИ 27, подключаемые к устройствудля применения его в режиме контроля динамического хранения информации, дополнительные входы стробирования 28 и 29 и вход 30, по которому подается информация в последовательном коде.Устройство работает следующимобразом.924759 6 Предлагаемое устройство осуществляет контроль регистра 1 сдвига при работе его в нескольких режимах: в режиме хранения информации, в режиме преобразования параллельного кода в последовательный;режиме приема. последовательного кода информации и преобразования его в параллельный; в режиме приема последовательного кода с одновременной выдачей в виде последовательного кода информации, хранимой в регистре 1 (фиг. ); в...
Устройство для контроля памяти
Номер патента: 926724
Опубликовано: 07.05.1982
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: памяти
...что "нуль" запийсывается по адресам с номерами 1+ (п 1-1)2(п 1=1,2 2/2), по остальным номерам записываются "единицы". Обнаружениенеисправности выходных цепей дешифратора3 происходит аналогично обнаружению неисправности входных цепей. Это относится ко всемвыходам, кроме последнего, так как при просчете счетчика 12 в йрямом направлении последний выход дешифратора 3 не проверяется.50 Поэтому после окончания прямого просчетаблок 1 управления вырабатывает сигнал ре.верса, устанавливающий триггер 13 в состояние "единицы" (это третья особенность работы устройства в режиме проверки выходных 55 адресных цепей), Сигнал с триггера 13 пере.водит счетчик 12 в режим реверса, и начинает.ся обратный просчет адресов, Так как приэтом последний выход...
Устройство для контроля блоков памяти
Номер патента: 926725
Опубликовано: 07.05.1982
Авторы: Иванов, Огнев, Поскребышев, Романов
МПК: G11C 29/00
...для блока памяти Формиру" ет узел управления)Затем производится цикл считывания и сравнения информации по всем адресам схемой 1 сравнения. Результат сравнения с выходов 9 поступает в узел 5 управления. При отсутствии несравнения узел 5 управления сигналом, поступающим на вход 10 сдвигает код сдвигового регистра 2. При этом в его нулевой разряд записывается единица., Далее повторяется запись кода с элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 по всем адресам блока памяти, а затем считывание и сравнение в схеме 1 сравнения, Наличие в одном из разрядов кода, считанного из блока памяти единичной информации, отличной от нулевой информации всех остальных разрядов, позволяет при считывании и проверке выявИть их взаимное влияние. Затем про. изводится...
Запоминающее устройство с автономным контролем
Номер патента: 926726
Опубликовано: 07.05.1982
Авторы: Конопелько, Урбанович
МПК: G11C 29/00
Метки: автономным, запоминающее, контролем
...ошибок. Если производится инверсия записываемого слова, то на входы 19 .выходного регистра 18 поступает единичный сигнал,и на выходе 20 выходного регистра восстанавливается правильная входная информация.Поясним выше сказанное с использованием корректирующегокода с 4 5 и исправлением пяти отказов вслове ( -5)Возможные случаи появления пяти отказов,в ячейке 1,если количество отказов меньше пяти, то их коррек" ция производится аналогично одному иэ нижеперечисленных случаев):а) все ошибки согласованные 1(= 5 , т.е. состояния отказавших элементов памяти совпадают с записываемой информацией;б) все ошибки несогласованные (С и = 5),. состояния отказавших элементов памяти не совпадают с записы. ваемой информацией;в) одна ошибка согласованная,...
Устройство для контроля больших интегральных схем памяти
Номер патента: 926727
Опубликовано: 07.05.1982
Авторы: Данилин, Попель, Простаков
МПК: G11C 29/00
Метки: больших, интегральных, памяти, схем
...венно квыходам элемента 18 .задержки и счетчика 19и четвертому и пятому выходам блока 2,а выходы - ко входам коммутатора 30, выходы которого соединены со вторыми входамиформирователей 6 - 9, В каждом логическомблоке первые входы мультиплексоров 25 и26 объединены и являются первым входомблока 20, вторые входы соединены с первымивыходами соответствующих регистров 21 и 22,а выходы - с тактовыми входами соответствующих. одновибраторов 27 и 28, выходы которых соединены со входами триггера 29 и яв.ляются одними из выходов блока 20, другим 5 1 О 15 20 25 ЭО Э 5 40 50 555 ,9267 выходом которого является выход триггера 29, разрешающие входы одновибраторов 27 и 28 подключены к выходам соответствующих схем 23 и 24 сравнения, первые входы которых...
Запоминающее устройство с исправлением ошибок
Номер патента: 928421
Опубликовано: 15.05.1982
Авторы: Вариес, Власова, Култыгин
МПК: G11C 29/00
Метки: запоминающее, исправлением, ошибок
...также сигнал контроля числа на нечетность.Синдром и код номера дефектного зало. минающего элемента из накопителя 3 поступает в блок 5,Блок 5 вырабатывает сигналы управления в случаях: появления синдрома, не равного "0"; появления кода номера дефектного запоминающего элемента, не равного "О"; появления синдрома, не равного коду номера дефектного запоминающего элемента. Блок 5 производит также суммирование по модулю два синдрома и коды номера дефектногозапоминающего элемента, считанного из накошпеля 3.92842 О 2 О 25 зо 35 40 45 50 55 Управляющие сигналы с блока 5 одновре-менно с сигналом контроля числа на нечетность с блока 4 контроля поступают в дешифратор 7,Код номера дефектного запоминающегоэлемента иэ накопителя 3 и сумма по модулю...
Устройство для контроля блоков памяти
Номер патента: 928422
Опубликовано: 15.05.1982
Авторы: Косов, Монахов, Савельев, Ткачева
МПК: G11C 29/00
...для всех усилителей 2. 4Счетчик 13 вырабатывает последовательность сигналов, обеспечивающую поочередное сраба. тывание усилителей 2 в соответствии с запус. кающими Сигналами блока 8, Усиленные таким образом считанные сигналы поступают на группу дискриминаторов 4, первый и последний из которых отрегулированы таким образом, что соответствуют экстремельным значениям считанных сигналов, допустимым И 1 для блока 1. Другие дискриминаторы 4 на строены на различные значения считанныхсигналов с определенным шагом дискретности. При появлении считанных сигналов, соответствующих экстремальным значениям вблоке 7, с элемента 6 поступает разрешение на запись, и записывается адрес числа с критичными значениями выходного сигнала. Выходные...
Запоминающее устройство с самоконтролем
Номер патента: 928423
Опубликовано: 15.05.1982
Автор: Соколов
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...выборку соответствующего информационного слова из зоны информации 2накопителя 1, а дополнительный формирователь 13 осуществляет выборку кода числа"единиц" (содержащихся в выбираемом слове яз зоны информации 2) из зоны контро 4ля 3 накопителя 1, который подается на первые входы схемы сравнения 10. При этом информационное слово с выходов 7 зоны информации 2 подается на входы элементов И 8 и переписывается через элементы И 17 в триггеры 20 блока поразрядного опроса 14, и одновременно осуществляется установка счетчика 12 в исходное - "нулевое" состояние. Затем в блоке 14 осуществляется поочередное гашение "единиц", записанных в триггеры 20, начиная с младшего разряда, При каждом гашении "единицы" на выходе 15 элемента ИЛИ 22 формируется...
Запоминающее устройство с самоконтролем
Номер патента: 930388
Опубликовано: 23.05.1982
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...соединеныс выходом регистра 1 адреса, а выходырегистров 9 и 10 подключены к входамблока 12 определения неисправной комбинации, выход узла 13 блокировкиобращения выдает на схему И 14 кодадреса неисправной комбинации.Блок 3 и секции 4 управляются об,щим дешифратором 2 адреса. При обра. щении по любому адресу следует обращение в блок 3 (для чтения или записи информации) и секцию 4 (только .для чтения хранящейся информации), Секция 4 используется для хранения 35контрольного кода адреса ячейки, вкоторую следует обращению.Блок 12 определения неисправнойкомбинации содержит элемент 20 сравнения, первый регистр 21 (кода сравнившихся разрядов), второй регистр ао22 (признаков сравнения разрядов),блок 23 выдачи кода,Устройство работает в...
Устройство для контроля блоков оперативной памяти
Номер патента: 934552
Опубликовано: 07.06.1982
Автор: Власов
МПК: G11C 29/00
Метки: блоков, оперативной, памяти
...необходимый период обращения к проверяемому блоку 3 934552 фгистр адреса, регистр числа, Форми-рователь управляющих сигналов, генератор сигналов, формирователь числовых сигналов, первую схему сравненияи блок управления режимами, выходыкоторого соединены соответственнос одним из входов формирователя управляющих сигналов и первым входомформирователя числовых сигналов, выходы которого подключены к одним из 1 Овходов первой схемы сравнения и первому управляющему входу регистра числа, одни выходы последнего соединеныс другими входами первой схемы сравнения, выход которой подключен к вхо зду генератора сигналов, информационные входы и другие выходы регистра,числа и выходы регистра адресаявляются соответственно информационными входами...
Устройство для контроля памяти
Номер патента: 934553
Опубликовано: 07.06.1982
Автор: Шевченко
МПК: G11C 29/00
Метки: памяти
...первый адрес, соответст- зовующий первой строке, а в регистре 6устанавливается адрес нулевого столбца. По сигналам из блоков 4 и 5 запускаются триггер 8 и блок 9 формирования импульсов записи и чтения, ипо двум адресам, определяемым состояниями регистра 1 и суммой адресоврегистров 2 и 6, выполняется обращение, соответствующее заданному тес"ту, Далее добавляется единица в регистр 2 и аналогичное обращение про"изводится по следующей паре адресов:адрес регистра 1 и новый адрес регистров 2 и б.Аналогичным образом производятсяобращения по остальным адресам столбца до достижения регистром 2 адресана единицу меньшего исходного, т.е,нулевого. Прекращается добавление единицы в регистр 1 и начинается подача 50этих сигналов в регистр 6,...
Запоминающее устройство с самоконтролем
Номер патента: 934554
Опубликовано: 07.06.1982
Авторы: Мовзолевский, Мочалова
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...относительно экранирующегоэлектрода 10 появляется информационный импульсный сигн, л в виде свободных электрических зарядов.В силу линейности пьезоэлектрического эффекта направление деформации возбуждаемой пластины, а следовательно, и знак свободных электрических зарядов на выходном элект-,5 . 9345 троде 12 каждого элемента 8 памяти ( выбранного слова) однозначно зависит от направления остаточной поляризации пьезокерамической пластины, находящейся между входным 9 и экра" 3 нирующим 10 электродами, которое в свою очередь определено двоичной информацией, записанной в накопитель 2. Форма выходного сигнала, соответствующая логической "1" и логическо му "0", имеет вид, представленный на фиг.2 б ( 1 и 1 соответственно), причем амплитуды первой...
Запоминающее устройство с автономным контролем
Номер патента: 936033
Опубликовано: 15.06.1982
Авторы: Горбенко, Горшков, Николаев, Огнев
МПК: G11C 29/00
Метки: автономным, запоминающее, контролем
...Кроме того, вход регистра 5 слова соединен с выходом усилителей 6 записи-считывания.Адрес подается на адресные входы 13 устройства, записываемое слово - на инфор мационные входы 14, а считываемое - наинформационные входы 15.Устройство работает следующим образом.В паузах между внешними обращениямиблок 10 управления производит контроль исправности ячеек адресного блока памяти 1.При обнаружении неисправности в какой- либо ячейке блок 10 управления определяет кратность ошибки и записывает адрес неисправности ячейки в аргументную часть 9 ассоциативного накопителя 7, причем крат ность ошибки соответствует количеству разрядов функциональной части 8.При обращении к запоминающему устройству по адресу, установленному на входах 13, происходит...
Резервированное запоминающее устройство
Номер патента: 936034
Опубликовано: 15.06.1982
Авторы: Петровский, Шастин
МПК: G11C 29/00
Метки: запоминающее, резервированное
...к первому 2, второму 3 и резервному 4 блокам памяти по одинаковым адресам. При этом в ячейке резервного блока 4 памяти содержится сумма по модулю два одноименных разрядов соответствующих ячеек первого 2 и второго 3 блоков памяти. Информация, считанная с первого рабочего блока 2 памяти, поступает в блок 5 контроля на входы сумматора 7 и на входы коммутатора 9.Одновременно на другие входы сумматора 7 поступает информация, считанная по тому же адресу с блока 4. Сумма по модулю два информации, считанной с блоков 2 и 4, и равная, при отсутствии неисправностей, информации, считанной с блока 3 памяти, поступает на входы коммутатора 10. Аналогичным образом информация, считанная с блока 3 памяти, поступает в блок 8 контроля, на входы...
Резервированное запоминающее устройство
Номер патента: 936035
Опубликовано: 15.06.1982
Авторы: Белалов, Журавский, Забуранный, Мусиенко, Рудаков, Саламатов, Селигей, Харитонов
МПК: G11C 29/00
Метки: запоминающее, резервированное
...данного адреса блок 4, которыйи будет доступен при обращении по заданному математическому адресу, Далее блок 2переводит коммутатор 5 в режим приемастарших разрядов адреса с входа 8 устройства, а накопитель 6 - в режим считыванияинформации, после чего устройство ожидаетзапроса на использование.При обращении к устройству процессор(не показан) выставляет на входе 8 адрес,данные (при операции записи), код опера 5 1 О 15 20 25 30 35 40 45 50 55 4ции и сигнал запроса на обращение. Старшие разряды адреса поступают в блок 2 и через коммутатор 5 - в накопитель 6, При этом по этому адресу происходйт считывание слова из накопителя 6, которое поступает в блок 3. Если хотя бы в одном разряде считанного слова имеется единичная информация и...
Устройство для контроля блоков постоянной памяти
Номер патента: 936036
Опубликовано: 15.06.1982
Авторы: Борзенков, Орлов, Токарев
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...еще и в режиме контроля по модулю три.В блоке 9 проверяемая информация вкаждом рабочем такте сравнивается с поступающей туда из эталонного устройства через коммутатор 6 эталонной информацией.Если в блоке 9 происходит совпадение, то блок 5 обеспечивает добавление единицы к содержимому счетчика 1, и в следующем такте из эталонного и проверяемого уст ройств происходит считывание информациипо новому адресу, цикл работы устройства повторяется. В случае, когда совпадения нет, блок 9 выдает в блок. 5 сигнал Неисправность, по которому происходит останов работы устройства, фиксация и анализ причин неисправности, затем повторный пуск устройства аналогично описанному выше.В режиме контрольного суммированиявыполняется считывание из...
Многоканальное устройство для контроля резервированного регистра сдвига
Номер патента: 936037
Опубликовано: 15.06.1982
Авторы: Калмыков, Кириченко, Левков, Никитин
МПК: G11C 29/00
Метки: многоканальное, регистра, резервированного, сдвига
...единичных битов выдаваемой информации. При нулевом состоянии на входе 32 формируется импульс на выходе элемента И 5, который поступает на сумматор 11.По заднему фронту тактового импульса на входе 20 происходит сдвиг информации в регистре 1, на выходе регистра 1 при этом формируется следующий бит выдаваемой информации, а на выходе блока 2 формируется признак этой информации. Тактовым импульсом на входе 2 формируется импульс конечной фазы, который в зависимости от состояния триггера 6 вырабатывается либо на выходе элемента И 8, либо на выходе элемента И 9. По заднему фронту этого тактового импульса триггер 6 обнуляется. Одновременно этот тактовый импульс стробирует в триггере 16 результат сравнения на выходе схемы 15, где происходит...
Способ контроля многоотверстных ферритовых пластин памяти
Номер патента: 938320
Опубликовано: 23.06.1982
Авторы: Александров, Арасланов, Пряселкин
МПК: G11C 29/00
Метки: многоотверстных, памяти, пластин, ферритовых
...противоположной полярности через второе и четвертое отверстия и измеряют сигнал считывания, возникающий при переключении магнитногопотока перемычки между вторым и третьим отверстиями, затем цикл операцийповторяют для остальных отверстий ферритовой пластины памяти.На чертеже показано устройство, реализующее предложенный способ.Устройство содержит генератор 1 токов,перемагничивания, коммутатор 2 контактных игл по токовой цепи, коммутатор3 контактных игл по цепи считывания, д 5блок 4 измерения, контролируемая многоотверстная пластина 5 памяти, обшачшина 6,Устройство работает следуюшим образом. 30Генератор 1 токов переключения магнитного потока через коммутатор 2, подключающий к соответствующим входнымшинам генератора в первый цикл...