G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1100639

Опубликовано: 30.06.1984

Авторы: Борисов, Горемыкин, Никулин, Рублев

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...шестого и восьмого элементов ИЛИ,а седьмой выход дешифратора кода управления - с третьим входом первого 45элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ,ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 - соответственно функциональные схемы наиболее55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 - примеры матрицы предложенного модифицированного кода Хемминга,применяемого для работы устройства;на фиг, 6 - схема объединения двухустройств.Устройство (фиг. 1) содержит блок1 ввода и вывода информации, регистр2, первый...

Номер патента: 1100640

Опубликовано: 30.06.1984

Авторы: Жучков, Косов, Кугутов, Росницкий, Степанян, Чумакова

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...И, а второй выход - к первым входам четвертого и пятого элементов И, вторые входы 10 которых соединены с первым выходом блока задержки, второй выход которого подключен к певым входам первого и второго элементов И, вторые входы которых соединены соответственно 15 с другими входами адресного .блока и с выходом первого триггера, выход шестого элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом 20 третьего элемента И и первым входом второго элемента ИЛИ, второй вход которого пОдключен к первому входу первого триггера, а выход - к первому входу пятого триггера, второй 25 вход третьего триггера соединен с выходом пятого элемента И, а выход - с первыми входами третьего элемента ИЛИ и седьмого...

Номер патента: 1101896

Опубликовано: 07.07.1984

Автор: Малютин

МПК: G11C 29/00

Метки: запоминающее, постоянное

...дешифратор выоора с)роки, зыходы которого сослинсцы с входами диодного матричного накопителя, а входы являотея входами устроистВа, элсмсРГ Сложсни 51 ПО ходуг 10 двя и ограцичигельнлые элементы, через которые ка)кдый выход лиодцого матричного цякопигсля соединен с Пипой питания, в каждый разряд накопителя введены два ог- Рс 1 НИЧИТЕГЬсГЫХ ЭГЕМ(.НТЯ На ДИОДНВХЕвс 3 цягрузочцьх элемента и элемент ИСКЛЮЧА 10 ШЕЕ ИЛИ и в каждый информационный разряд - элемент ЭКВИВАЛЕНТНОСТЬ и элемент И, причем в каждом разряде парафазн ые выходы накопителя соединены с анодами диодов, катоды которых через нагрузочные элементы соединены с шиной нулевого потенциала, в каждом информационном разряде входы элемента ЭКВИВАЛЕНТНОСТЕ) соединены с катодами диодов, а...

Номер патента: 1101897

Опубликовано: 07.07.1984

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное

...со следующими принципами.Перед записью анализируются значениявсех х записываемых слов и в каждо;1 изцих выделяется 1 х сосе,цИх разделов, значения которых будут определять а.1 рес последующей записи данного слова в накопитель. 11 ри этом значение К определяется изсооношения /С =- ,1 Од/Х , гдеОд 1.хближа йшее оолыпсе Еелос число. В ыбрацнаягруппа из К разрядов может размецсатьсяца любых позициях в записываемом словепо кольну. Естественно, что для различных 2слов значения выделенных К разрядов не должны совпадать и должны образовывать множество всех возможных значений адресов ячеек накопителя. Таким образом, при считывании разряды адреса будут одновременно являться информационными разрядами считываемого слова. При считывании необходимо...

Номер патента: 1101898

Опубликовано: 07.07.1984

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...входы которого соединены соответственно с выходами регистра слова и с выходами адресного регистра, а выходы - с входами выходного регистра, выходы которого подключены к первым входам элементов ИЛИ первой группы, выходы которых соединены с входами первого сумматора по модулю два, причем вторые входы элементов ИЛИ первой группы и входы регистра слова объединены и являются информационными входами устройства, одними из выходов которого являются выходы первого счетчика, введены дополнительный накоптель и второй счетчик, счетный вход которого подксиочен к выходу второго сумматора по модулю два, входы которого соединены с выходами элементов ИЛИ второй группы, первые входы которых подключены к выходам регистра адреса, причем информационные...

Номер патента: 1103291

Опубликовано: 15.07.1984

Авторы: Бедарев, Ганитулин

МПК: G11C 29/00

Метки: адаптивное, защиты, памяти

...числа обращений. к защишаемым ячейкам памяти. Этот сигнал поступает в блок регистрации адреса и на триггеры, которые блокируют последующие обращения к ячейкам памяти. Для дальнейшего выполнения программы оператору ЭВМ необходимо принимать специальные решения 13,Известное устройство позволяет производить защиту ячеек памяти путем предварительной установки триггеров, каждый из которых соответствует зашищаемой ячейке памяти.При работе вычислительной системы в мультипрограммном режиме, реализованном, например, в виде разделения времени, такаяустановка триггеров должна производитьсявсякий раз, когда программа получает доступ к процессору на определенное количество квантов времени. Одновременно счетчик числа неправильных обращений должен...

Номер патента: 1103292

Опубликовано: 15.07.1984

Авторы: Сычев, Шарапов

МПК: G11C 29/00

Метки: накопителей, оперативных

...третьего триггера подключен к выходу переполнения первого счетчика и первому входу третьего элемента И, второй вход которого соединен с инверсным выходом третьего триггера, выход первого эЛемента И - НЕ подключен к первому вхо ду второго элемента И - НЕ, второй вход которого соединен с прямым выходом четвертого триггера, инверсный выход которого,: мени определения области устойчивой работы при исследовании оперативного накопи, теля.Поставленная цель достигается тем, что в устройство для контроля оперативных накопителей, содержащее генератор ступенчатого напряжения, одни из выходов которого соединены соответственно с первым входом блока управления и с входом первого блока местного управления, выход которого подключен к первому входу блока...

Номер патента: 1104588

Опубликовано: 23.07.1984

Авторы: Емелин, Иванов, Лазарев, Макарова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элемента И соединен с входом формирователя контрольного адреса, выход которого подключен к одному из входов коммутатора адреса, другой вход которого является адресным входом устройства, а выход коммутатора адреса соединен с входом регистра адреса.На фиг. 1 представлена функциональная схема запоминающего устройства с самоконтролем; на фиг. 2 - пример выполнения блока управления; на фиг. 3 - пример выполнения блока контроля.3 а номи наюшее устройство содержит (фиг. 1) накопитель 1, блок 2 управления, регистр 3 адреса, входной регистр 4 числа, формирователь 5 контрольных разрядов, выходной регистр 6 числа, блок 7 контроля, блок 8 коррекции, коммутатор 9 записи, коммутатор 10 адреса, формирователь 11 сигнала паузы, элемент И 12,...

Номер патента: 1104589

Опубликовано: 23.07.1984

Авторы: Борзенков, Токарев

МПК: G11C 29/00

Метки: блоки, записи, информации, памяти, программируемые

...элемента 19 индикации. Таким образом, если адрес формируется правильно и число, принятое в регистр 2, при передаче не исказилось, то на входы элемента И 43 от блоков 13 и 14 поступают сигналы Исправно и сигнал опроса обеспечит на выходе элемента И 43 появление сигнала, который установит в 1 триггер 36 в блоке 6.Потенциал с триггера 36 разрешает поступление тактовой частоты с выхода элемента И 41 на вход генератора 32, который в первом такте вырабатывает импульс анализа сигнала, поступающего из блока 12, в котором происходит сравнение кода ад 110458951015 50 55 реса, передаваемого из регистра 1 в контролируемую микросхему ППЗУ через адресные выходы устройства, с кодом адреса, поступающим на входы устройства с соответствующих контрольных...

Номер патента: 1104590

Опубликовано: 23.07.1984

Автор: Самойлов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...второго элемента И - НЕ объединены и являются входом опроса преобразователя.На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 схема преобразователя кодов; на фиг. 3 - схема третьего счетчика.Устройство для контроля блоков постоянной памяти содержит (фиг. ) генератор 1 тактовых импульсов, первый элемент И 2, первый 3 и второй 4 счетчики, первый коммутатор 5, формирователь 6 сигналов сброса, третий счетчик 7, группу элементов И 8, второй коммутатор 9, преобразователь 10 кодов, формирователь 11 сигналов оста- нова, первый триггер2, второй элемент И 13, первый элемент НЕ 14, третий элемент И 15, второй триггер 16, формирователь 17 сигналов пуска, первый элемент 18 задержки, второй элемент 19 задержки с...

Номер патента: 1105944

Опубликовано: 30.07.1984

Авторы: Дрозд, Карпенко, Минченко, Полин, Стручев, Шипита

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...другой вход которого соединенс управляющей шиной 2 3. Недостатком устройства является его сложность.Цель изобретения - упрощение устройства.Указанная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с вы-. ходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются 55 информационными выходами -устройства, введены первый и второй коммутаторы, блок управления, дополнительный блок памяти и сумматор по модулю два, причем. информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока...

Номер патента: 1107176

Опубликовано: 07.08.1984

Авторы: Верниковский, Конопелько, Урбанович

МПК: G11C 29/00

Метки: запоминающее

...и являются первым упс шиной выборки кристалла 21. равляющим входом устройства, тактоНедостатком известного устройст- вый вход первого триггера и третий ва является повышенное потребление 50 вход первого формирователя сигналов мсщности вследствие многократной за" записи-считывания объединены и являписи стирания пронерочной информации ются вторыми, управляющими входами в нескольких дополнительных ЭП за устройства, другие входы блока кодивремя непрерывной эксплуатации между рования и входы дешифратора адреса включением и выключением питания, 55;столбца соответственно объединены иявляются одними из адресных входов устройства, введены резервные усилитель и накопитель, числовые шины которого соединены с числовыми шинами дополнительного...

Номер патента: 1107177

Опубликовано: 07.08.1984

Авторы: Бородин, Верниковский, Конопелько, Лосев

МПК: G11C 29/00

Метки: запоминающее

...блок 7 содержит первую группу элементов 23 памяти и блок 24 сравнения. Каждый блок 17 содержит вторую группу элементов 25 памяти и элементы ИЛИ 26-30. Одни из входов элементов ИЛИ 9 и 26-30 соответственно объединены и являются управляющими входами 31 устройства. Элемент ИЛИ 9 имеет выход 32. Элементы И 13 и 14 имеютвыходы 33 и 34. Все блоки и элементы, показанные на фиг. 1, составляют запоминающий блок 35.Элементы. И 13-15 работают следующю образом.Когда уровни сигналов на выходе 32 элемента ИЛИ 9 и выходах 20-22 блока 17 высокие, элементы И 13-15 находятся в проводящем состоянии, сли же эти сигналы имеют низкий уро- )0 ень, то элементы И 13-15 находятсязакрытом состоянии, характеризующемся высоким выходным сопротивлением,и не влияют...

Номер патента: 1108511

Опубликовано: 15.08.1984

Автор: Бессмертный

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элемента И и с первым входом пятого 45 элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход блока сравнения соединен с первым входом шестого элемента И и вторым входом четвертого элемента И, выход которого подключен к второму входу второго элемента ИЛИ, второй вход шестого элемента И соединен с единичным выходом первого триггера, а выход - с первым входом первого счетчика импульсов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход - к управляющему входу первого накопителя, выход формирователя импульсов соединенс управляющим входом входного регистра и вторым входом первого счетчикаимпульсов, входы седьмого элементаИ подключены к выходам второго...

Номер патента: 1109809

Опубликовано: 23.08.1984

Авторы: Гласко, Култыгин, Щепаева

МПК: G11C 29/00

Метки: запоминающее, информации, контролем, коррекцией

...входы накопителя 2 подаетсяинформация текущего адреса из реги-стра 24, Счетные импульсы подаютсяна управляющий вход регистра 24 свыхода счетчика 22 через элемент 45И 23. Параллельно с занесением информации в накопитель 2 в счетчиках 8производится подсчет единиц записы-,ваемой информации по каждому разряду.Это необходимо дпядальнейшего опреде ления и коррекции случайных ошибок,которые нельзя исправить, используяконтрольные коды по Хэммингу.После окончания записи массиваинформации контрольная информация свыходов счетчиков 8 поступает на вхо",ды 41 регистра 1 и далее записываетсяв накопитель 2. На этом режим записизаканчивается.В начале режима считывания с выходов накопителй 2 выдается служебная инФормация, которая поступает навходы...

Номер патента: 1111205

Опубликовано: 30.08.1984

Авторы: Бац, Ройзман, Шварц

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...адресным входом устройства, выходы двухразрядных сумматоров по модулю два и элемента ИЛИ соединены с другими входами оперативного накопителя.На чертеже приведена функциональная схема запоминающего устройства.Запоминающее устройство содержит оперативный накопитель 1, регистр адреса, триггер 3, сумматоры 4 по модулю два, регистр 5 числа, блок 6 свертки по модулю, двухканальные переключатели 7, элемент ИЛИ 8. Устройство имеет информационные 9 и адресные 10 входы и информационные выходы 11.Запоминающее устройство работаетследующим образом.Запись информации производитсядважды. При первой записи на входтриггера 3 поступает нуль,при этоминформация на выходе сумматоров 4по модулю два соответствует информации на входах 9 числовых, и в...

Номер патента: 1111206

Опубликовано: 30.08.1984

Авторы: Долголенко, Засыпкин, Луцкий, Трунов

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, оперативное

...от деления информационного слова Я(х)на порождающий полиномР (х),Порождающий полином кода ГолеяР(х) =11000110101.25Таким образом, разделив все возможные (всего 256) комбинации 8-разрядных информационных слов Я(х) напорождающий полином кода Голея Р(х),получим 256 остатков К(х),которые явля- З 0ются контрольными разрядами кода Голея.Производящая матрица кода Голеяв канонической форме (в которой информационные слова содержат единицутолько в одном разряде) показанав таблице. 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0.000000011000 11010145 О О О О О О 1 О 1 О О 1 О О 1 1 1 1 1 О О О О О 1 О О 1 О 1 О 1 О О 1 О 1 10 0 0 0 1 0 0 0 1 1 0 1 1 1 0 0 01 50 00010000001 О 10011 О О 1 О О О О О О 1 1 О 1 1 О О 1 1 055 0 1 О О О О О О 1 1 О 1 1 О О 1...

Номер патента: 1112412

Опубликовано: 07.09.1984

Авторы: Верниковский, Калошкин, Конопелько, Лосев, Панфиленко, Сухопаров, Урбанович, Фомин

МПК: G11C 29/00

Метки: запоминающее

...схема предложенного устройства; на фиг. 2 - принципиальные схемы наиболее предпочтительных вариантов выполнения усилителей,. формирователей сигналов, матрицы программируемых ЭП н формирователей сигналов,Предложенное устройство содержит матрицы 1 и 2 основных н резервных ЭП соответственно с числовыми шинами 3, дешифратор 4 алреса олова, разрядные шины 5 и 6 матриц 1 и 2 соответственно, основные 7 и резервные 8 усилители с одними из уп. равляющих входов 9, формировательО управляющих сигналов с входами 1 - 13, другие управляющие входы 14 и 15 соответственно усилителейи 8,Устройство содержит также формирова. тели 16 и 17 сигналов с входами 8 и 19 соответственно, дешифратор 20 адреса разряда, матрицу 2 программируемых ЭП с управляющими...

Номер патента: 1113854

Опубликовано: 15.09.1984

Авторы: Бобов, Обухович

МПК: G11C 29/00

Метки: защиты, памяти

...3 идентификатора,первую группу 4 регистров числа, первую группу 5 элементов И, второйэлемент ИЛИ б, регистр 7 адреса,второй дешифратор 8, коммутатор 9,счетчик 10, третий элемент ИЛИ 11,вторую группу 12 элементов И, вторую группу 13 регистров числа, ре-.,гистр 14 сдвига, блок 15 анализа , информации.На фиг. 1 обозначены вход 16 идентификатора, выход 17 сигнализации, адресный вход 18, адресный вы- ход 19.5Регистр 3 идентификатора предназначен для хранения кода идентификатора пользователя ЭВМ, взаимодействующего с памятью. Группа 4 регистров представляет собой набор регистров, в каждом из которых записан код допуска к ячейкам памяти для каждого из пользователей. Количество регистров в группе 4 совпадает с количеством пользователей...

Номер патента: 1113855

Опубликовано: 15.09.1984

Авторы: Горшков, Дерунов, Малецкий, Соколов, Якимов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...образом.В паузах между внешними обращениями блок 10 управления производит контроль исправности ячеек памяти блока 5. При обнаружении неисправностив какой-либо ячейке блок 10 управления определяет кратность ошибки,Если кратность ошибки меньше или равна ш, где ш определяется из неравенства ш(.1+Хокп) с в (а - количество разрядов слова, записываемого в адресный блок), то блок 10 управбО две единицы, В остальных разрядах регистра 19 код "1". С инверсноговыхода разряда регистра 19, состветствующего отказавшему разряду ячейки, единичный сигнал по разрешающему уровню с блока 20 поступает через соответствующий элемент И 21 группы на вход регистра 8 и инвертирует искаженный разряд. Исправленный код из регистра 8 слова посту; пает на выходе 24...

Номер патента: 1115107

Опубликовано: 23.09.1984

Авторы: Гарбузов, Невежин, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...на фиг.2 функциональные схемы логического блока и элемента ИЛИ-НЕ; на фиг. 3 функциональные схемы части умножителя, части мультиплексора и части блока коррекции пакетных ошибок;3 1115 на фиг. 4 - н -матрица используемого корректируюнего кода,Устройство содержит (Фг,1) блоки 1- 1,н памят) с иформаоными входами 2 и выходами 3, первый 4 5 и второй 5 Формирователи сигналов четности, первый б и второй 7 Формирователи сигналов контрольного слова, группу элементов И 8, умножитель 9 первый элемент И 10, мультиплексор 10 11, блок 12 коррекции пакетных ошибок, "элемент ИЛИ-НЕ 13 и логический блок , 14. На фиг. 1 обозначены контрольные входы 15 и выходы 16 блоков 1 - памяти, контрольный 17 и информационные 18 выходы устройства.Логический блок...

Номер патента: 1115108

Опубликовано: 23.09.1984

Автор: Протасеня

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, ячеек

...информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых являются тактовыми вы" ходами блока, причем вторые выходы блоков сравнения с второго по пятый соединены с входами с первого по четвертый второго элемента И, выход ка 111510840 торого подключен к вторым входамэлементов И с третьего по шестой,а пятый вход второго элемента И является тактовым входом блока,Кроме того, каждый блок местного 5управления содержит седьмой элементИ, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединеныс первым входом седьмого элемента 10И, второй вход которого и вход элемента задержки соединены с выходомформирователя одиночного импульса,вход которого...

Номер патента: 1116461

Опубликовано: 30.09.1984

Авторы: Арефьев, Климкович, Ратников, Целуйко

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...порогового элемента.Если напряжение основного источника питания ниже уровня срабатывания поро 55 Поставленная цель достигается тем, чтов запоминаюцее устройство с сохранением информации при отключении питания, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питания накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод Окоторого соединен с выходом основного источника питания и входом порогового элемента, выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считьваня/записи накопителя, второй вход второго пе реключателя является первым управляющимвходом...

Номер патента: 1117714

Опубликовано: 07.10.1984

Автор: Бородин

МПК: G11C 29/00

Метки: варианты, его, запоминающее, самоконтролем

...входами устройства, выходы формирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соеди 30 нены соответственно с другими входами накопителя, одни из выходов которого соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы и одними из ин- З 5 формационных входов регистра числа, выходы которого являются информационными выходами устройства, одни иэ входов мультиплексора соединены с выходами первого блока сравнения и одними из входов первого преобразователя кодов, другие входы - с выходами первого преобразователя кодов, одни из входов которого соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами...

Номер патента: 1117715

Опубликовано: 07.10.1984

Авторы: Балахонов, Цурпал

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекцией, ошибок

...вход которого подключен к входу элемента НЕ,-выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И подключен к первому входу четвертого элемента И, вторые входы третьего.и четвертого элементов И соединены. с выходом элемента задержки, вход которого подключен к выходу формирователя одиночных импульсов, вход которого и вход элемента НЕ являются другими входами блока, выходы формирователя одиноч" ных импульсов и элемента задержки,являются одними из выходов блока, другими выходами которого являются выходы третьего и четвертого элементов И.На Фиг.1 приведена функциональ ная схема...

Номер патента: 1120412

Опубликовано: 23.10.1984

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, контролем

...сое диненного выходом с входом контрольных разрядов выходного регистра данных, соединены соответственно с выходом второго узла формированияконтрольных Разрядв и Выходом контрольных разрядов регистра чтенияданных. Управляющие входы входногои выходного коммутаторов подключенысоответственно к второму и третьемуВыходам узла упраВления памятью50Недостатком известного устройстваявляется необходимость наличия дополнительных.шин интерфейса для передачи контрольньпс разрядов и невоэмакность проверки оборудования без этих 55шин. Кроме того, выбор комбинацииконтрольных разрядов ограничен,областью свободных адресов памяти, не 412 23 11204вход - к четвертому выходу блока управления, выход второго регистра -к управляющему входу, а выходы...

Номер патента: 1125656

Опубликовано: 23.11.1984

Авторы: Белов, Шашин

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...15 и16 основного накопителя 1, входы 17синхронизации выходного регистра 4,выбирается таким образом, чтобы под-лежащие хранению в дефектных элемен-.тах памяти разряды слова О ЮОдиО+С.совпадали с теми двоичными символами,которые хранятся в соответствующих: 5. дефектных ячейках.При предлагаемом способе формирования записываемого в накопитель 1слова, число информационных разрядов в слове на К больше, чем при 10 известном. При заййси информации первые Кь-г разрядов. информационногословаО=(О ., О, )О =01) 161 4 пК.помещаются в первые К разрядов регистра 3 через входы 25, а последние .г разрядов помещаются в блок 12(фиг.1) . Из блока 12 закодированныекодом (г, к) последние разряды информационного слова помещаются в последние г разрядов регистра...

Номер патента: 1125657

Опубликовано: 23.11.1984

Авторы: Бабаев, Бакакин, Исаев, Попов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...контрольных сигналов блока 15 сравнения;элемент И 62 - обращение к накоги.т 0телю 12 элемент И 63 - опрос кодоРного жгута через дешифратор 16;. элемент И 64 вырабатывает сигнал ошибок; элемент И 65 - Формированиявре в :енной диаграмм (,пуск Формирователя 13 управляющих сигналов (; эле 2- мент И-ИЛИ 67 формирует счетный им,пульс адреса.Формирователь 13 управляющих. сиГналон (фиг 4 ) содержит регистр 77,элементы И 78 - 81 и триггеры 824 д и 83 еРегистр 77 содержит п Р 5 -триггеров в зависимости от контролируемого блокаБлоки, нходящле в предложенное45 устройство, выполнены на интегральных схемах, например, серии "34,Блок 10 ввода ко 1 ч 1 тролируе 1 юх сигналон пОзнОляет прОизВодить считыва"ние контрольной информации с перфоя карты н...

Номер патента: 1125658

Опубликовано: 23.11.1984

Авторы: Дегтярева, Елышко, Шевченко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...которого подключен к первомувходу первого элемента И, второй входкоторого и первый вход четвертогоэлемента И соединены с выходом второ-.го триггера, первый вход которогоподключен к выходу генератора импульсов, а второй - к первым входу и выходу распределителя сигналов, второй вход которого подключен к выходупервого элемента И, а второй и третий выходы соединены с первыми вхо-.дами элементов И-НЕ и входом элемента задержки, выход которого подключен к первому входу второго элемента И, вторые входы элементов И-НЕсоединены с выходом первого .элемента НЕ, а выходы - с одними из входов .элемента ИЛИ-НЕ, другой вход которо-,го подключен к выходу первого Формирователя сигналов.и первому входупервого триггера, второй вход которого соединен с...

Номер патента: 1127011

Опубликовано: 30.11.1984

Авторы: Денисенко, Долголенко, Засыпкин, Трунов

МПК: G11C 29/00

Метки: запоминающее, контролем, оперативное, хэммингу

...по,Хэммингу, выходы которого подключенык одним из входов накопителя команди второго накопителя данных, другиевходы которых соединены с выходами3 1127первого и второго блоков местногоуправления, управляющие и адресныевходы которых подключены соответственно к адресному и управляющемувходам устройства, другой выходблока управления соединен с адресным входом устройства, выходы блокаконтроля по Хэммингу и выходы и. входй накопителя команд и второгонакопителя дан,ых соединены соответ-. .10ственйо с инФормационными выходом ивходом устройства.,Кроме того, каждый блок местного .управления содержит первый и второйдополнительные регистры адреса, блок 15.коммутатор и элементы И-НЕ с первогопо пятый, причем первые входы элементов И-НЕ с первого...