G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 613406

Опубликовано: 30.06.1978

Авторы: Калиниченко, Лукьянович, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...блока 5 приема чисел и одному извходов блока б,выдачи чисел, другой вход которого соединен с выходом дешифратора 1команд. Вход дополнительного счетчика 7подключен к выходу блока 3 управления, авыходы счетчика 7 соединены соответственнос входами блока 5 приема чисел и блока 3управления.Работает устройство следующим образом.Код начального адреса обращения к контролируемому блоку постоянной памяти из памяти ЦВМ с помощью команд от дешифратора 1 поступает в счетчик 2 адреса. По команде ЦВМ от дешифратора 1 сигналы блока 4задания программы через блок 3 управленияодновременно поступают на счетчик 2 адресаи дополнительный счетчик 7. Производится 2 йобращений по 2 й последовательным адресамк контролируемому блоку постоянной памятина его...

Номер патента: 615546

Опубликовано: 15.07.1978

Авторы: Калиниченко, Лукьянович, Пронина

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...содержиттретий счетчик, вход которого нодкпючеик выходу второго счетчика, а выходы соединены соответственно со вторым входомбпока сравневн и одним из входов бпакауправпения, вторые входы бпоков контрпя считанной информации, подключены квыходам бпока сравнения и бпока управпения, а выходы бпоков контропя считанной информации соединены с другими вхо+дами блоков управпения.На чертеже показано предвагаемоеустройство.615546 Составитепь В. Рудаковактор Н. Каменская Техред,М. Борисова Корректор Н. Ковале аз 3917/42 Тираж 717 П ЦНИИПИ Государственного комитета Совета по делам изобретений и открытий исиое Министр овединиц на данномт пересчете, который контролируется бпоком 12.Сбой теста останавливает работу устройства по сигнау с выхода...

Номер патента: 616656

Опубликовано: 25.07.1978

Авторы: Кащич, Матвиенко, Нипот, Поздняков

МПК: G11C 29/00

Метки: долговременное, запоминающее, контролем, схемным

...выходы которого соединены с блоками 3 и 4 координатных формирователей. Ферритовый сердечник 7 прошит нечетными, а ферритовлй сердечник 8 - четными шинами (проводами прошивки) 9, проходящими через магнитный куб 5 с диодной матрицей. Выходные обмотки 10 соединены через усилители 11 со входами блока 12 анализа, выход которого подключен к входу блока 1 управления, выход которого соединен со входом дешифратора б адреса команд.устройство работает следующим образом.По сигналу обращения к ДЗУ, поступающему иэ блока 1 управления, происходит выборка одного из выходов блоков 3 и 4 координатных формирователей, соответствующих шинам, выбираевазм дешифратором 6 адреса команд. При этом между блоками 3 и 4 координатных формирователей протекает ток...

Номер патента: 618798

Опубликовано: 05.08.1978

Авторы: Ваняшев, Колмыкова, Тищенко

МПК: G11C 29/00

Метки: блоков, накопителей, памяти, постоянной

...по сигналу Сдвиг информа"ция за 2".тактов выводится иэ регис- р)тров сдвига на входы счетчиков, которые устанавливаются при правильнойработе в одинаковые состояния, таккак при этом суммарное число единицпо всем. разрядам двоичных комбинаций,Образующих число, одинаковое,При этом схема 4 сравнения по пос-,тупившему сигналу опросф Фиксируетправильность считанного кода числа.В случае появления ошибки схема 4сравнения вырабатывает сигнал Сбой,Э)Рассмотрим, устройство для контролянакопителя информации, состоящее иэперестановок 5-разрядник двоичныхкомбинаций. Число комбинаций (элементу перестановок) при этом составляет 252 а 32, а разрядность кода числа (а)е32 х 5 160 = 2". ,Состав комбинаций следующий1-я комбинация 00000;2-я комбинация 00001...

Номер патента: 618799

Опубликовано: 05.08.1978

Авторы: Бандуровская, Городний, Корнейчук, Сосновчик

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...функционирований накопителя 4. При, этом блок 9 выдает сигнал на блок управления 10, по кото Ьому переключается накопитель 4 на ре жим снижаемой емкости.В начальном состоянии при нолндй емкости накопителя 4 блок управления 1 О хранит код ф 10 ф. По сигналу с блока 9 суюеируется 1" а содержимым бло управления 11, который подключает определенное число адресных входов 23 к постоянному потенциалу, начиная с младых разрядов. Например, число адресов может быть снижено в два раза следующим образом,йреобразователь к те блоков в режиме .у ти и обращении к сок выбирает содержимое мя последовательными щими в младших разряд и 1 ф при адресаци ость накопителя 8, хранящ ыборки при записи и при с определяется сокращенным ячеек в накопителе 8, хра...

Номер патента: 619966

Опубликовано: 15.08.1978

Авторы: Корнейчук, Небукин, Слипченко, Ульрих

МПК: G11C 29/00

Метки: запоминающее, резервированное

...позицию в регистре26, т. е, в те разряды, которые явпяются резервными дпя данной ячейки блока памяти 7. После этого производится55запись слова иэ регистра 11 в ячейкубпока памяти 7 по адресу, записанномув регистре 6, и запись спова иэ регистра 26 в ячейку блока памяти 10 по ад-6 С ресу, записанному в регистре 9.Чтение слова из исправной ячейки.На выходе блока 12 присутствуетПсигнал О. Считанное на регистр 11 сповозаписывается через группу элементовИЛИ 13 в бпок 14. Сигнап ошибки навыходе блока 14 отсутствует, и словопередается в регистр 20.Чтение снова из отказавшей ячейки.При этом возможно два случая:а. Резервные разряды данной ячейки еще не испопьзованы, так как отказв этой ячейке до сих пор не был обнаружен. На выходе блока 12...

Номер патента: 619967

Опубликовано: 15.08.1978

Авторы: Буторин, Горбачев, Двоеглазов, Дыченко, Ибрагимов, Коробков

МПК: G11C 29/00

Метки: защиты, памяти

...12 соединен с выходом25 устройства.Входы резервного источника питания11 подкпючены соответственно к выходамбпоков 3 и 4 55Устройство работает следующим образом.При нормальной работе устройстваосновные источники питания питают накопитепь 29., реле 7 включено, нормально разомкнутые контакты 8 его замкнуты и на пороговый блок 12 с блоков 3 и 4 поступают результирующие напряжения. С помощью резисторов 19, 20 и стабипитрона 14 задается такой режим транзистора 13, чтобы при нормальных напряжениях основных источников питания транзистор 13 был открыт. Следовательно, транзистор 16 также открыт, и через подготовленный элемент И 6 и транзиотор 16 сигнап управления обращением со входа 27 поступает на накопитель 29. Резервный источник...

Номер патента: 619968

Опубликовано: 15.08.1978

Автор: Капитонов

МПК: G11C 29/00

Метки: блоков, памяти

...9 соединены с информационными входами 24 блока 3 и первыми информационными входами блока 10,Выходы 4 блока 3 подключены ко вторыминформационным в%одам бпока 10. Выходы бпока 10 соединены с адреснымивходами бпока памяти 2 и входами формироватепя кодов 23,Бпок памяти 2 является проверяемымконтролируемым) блоком памяти.Работа устройства происходит в двухджимах.В первом режиме блок 1 управлениявырабатывает упрввпяющие сигналы, приводящие блок памяти 3 в режимзапись,в бпок памяти 2 - в режимчтение.На управпяющий вход 11 логическогоблока 10 подается потенциал, разрешающий прохождение информации с выходасумматора 9 через эпементы И 12 и 18и элементы ИЛИ 13 и 19. Сигнап, пройдя элементы НЕ 15 и 16 запрещает прохождение информации с блока...

Номер патента: 622173

Опубликовано: 30.08.1978

Авторы: Габелко, Нифонтов, Смирнов

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, оперативное, памяти, элементов

...ее кристалла тестированием). В блок 2.2 записываются значения вторых разрядов всех 16 слов, в блок 2,3 - значения третьих разрядов (последние используются в качестве резерва для ОЗУ в целом), а в блок 2.1 значения тестовой информации (в данном случае 1/3 ИС отведена для проверки исправности ее кристалла). В блок 1.1 записываются значения первых разрядов всех 16 слов, а в блоки 1.2 и 1,3 - соответственно значения вторых и третьих разрядов, которые используются в качестве резерва.Таким образом, для третьих разрядов всех 16 слов блок 3.3 является рабочим блоком, а диагонально расположенные по отношению к нему блоки 2.3 и 1,3 представляют собой резерв, Блоки резерва при выходе из строя рабочего блока подменяют его. Выходы резервных...

Номер патента: 622174

Опубликовано: 30.08.1978

Авторы: Алексеев, Поспелов

МПК: G11C 29/00

Метки: запоминающего, информации, накопителя, оперативного, устройства

...на экране осциллографа характерная картина полностью сохраняется.При возникновении сбоя по состоянию счетчика цикла можно сразу гке определить распределение информации по полю накопителя, что дает возможность легко находить критические распределения для накопителя данного типа.Верная информация восстанавливается автоматически, поскольку запись информации в ОЗУ производится от устройства для контроля накопителя информации от блоков, соединенных с выходами самого ОЗУ.Период динамического теста 2 д тактов могкно увеличить до полного периода теста622174 12 13 14 15 2 3 10 11 Номер ячейки ОЗУ х у я О О 1 20 О 1 О О О 1 1 1 1 25 х 3/ Ь 1-й разряд счетчика адресов2-й разряд счетчика адресовЦикл текста Дождь. Для этого счетчик адресов должен...

Номер патента: 622175

Опубликовано: 30.08.1978

Авторы: Бабаев, Бакакин, Толчинский, Фомин

МПК: G11C 29/00

Метки: запоминающих, постоянных, устройств

...работает следующим образом, При нажатии кнопки Пуск вырабатывается сигнал в блоке 9 задания режимов проверки и включается блок 1 считывания информации. Считанная с перфокарт информация в виде электрических сигналов поступает в блок 9 задания режимов проверки, в блок 3 очередности ввода и через регистр 2 сдвига в адресный блок 4, который состоит из подключенного к нему дешифратора адреса.Установленный в счетчике адреса код является адресом в ПЗУ или кодовом жгуте, по которому требуется прочитать число контролируемого блока. Одновременно с адресом через блок 3 очередности ввода в блок 6 анализа ошибок поступает числовая информация, а в блок 9 задания режимов подаются управляюшие сигналы, коорые вырабатывают команду в блок 10...

Номер патента: 622176

Опубликовано: 30.08.1978

Авторы: Кириллов, Тузинская, Щенев

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...памяти.Устройство работает следующим образом.По сигналу, поступающему с блока управления 2, осуществляется установка в исходное состояние всех блоков устройства. По следующему сигналу, поступающему с блока управления 2, производится запись в начальный адрес информации, поступающей из регистра числа 5, Так как для разрядной части блока памяти используются выходы О и 1 каждого разряда регистра числа 5, в контролируемый блок памяти запишется информация вида 000 000111111. После записи информации по сигналу, поступающему с блока управления 2, производится считывание информации из блока 9 и сравнение ее в блоке 3 с информацией, хранящейся в регистре числа 5. В случае не- сравнения информации, с блока 3 поступает сигнал па блок 6...

Номер патента: 622177

Опубликовано: 30.08.1978

Авторы: Носачев, Шевченко

МПК: G11C 29/00

Метки: матриц, сердечниках, ферритовых

...выход - к второму нераторов координатных то На чертеже представле схема предлагаемого устро роля матриц на ферритовы Устройство состоит из б ния, регистра 2 адреса,блока 4 генераторов коорд блока 5 контроля, блока 6тывания, преобразователя 7 код - напряжение.Работает устройство следующим образом.Блок 1 управления вырабатывает сигналы для управления работой всех блоков устройства, Регистр 2 адреса работает в счетном режиме. В зависимости от состояния регистра адреса в дешифраторе 3 выоираются соответствуюшие ключи, через которые из блока 4 генераторов координатных токов проходит в проверяемую матрицу последовательность перемагничивающих токов. Программа перемагничивающих токов на блок 4 задается блоком 1 управления, Считанные с матрицы...

Номер патента: 623238

Опубликовано: 05.09.1978

Авторы: Дроздов, Назаров, Тафинцев

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок

...НЕ 5. В результате их полярность становится той же, что и у сигналов, обза разуюшихся при считывании 1. При поступлении на вход элемента НЕ 5 сигнала, соответствующего козл О, с его выхода сигнал не снимается. Сигналы с выхолов элементов НЕ 5силпва ются усглителями считывания 6 и поступают на счетные входы регистра 8. Сигналы, поступающие на другие входы усилителей считывания 6 непосредственно с информационных шин, усилители считывания 6 не усиливают, так как их полярность противоположна по40 лярностп сигналов, возникающих при считывании. Сигналы, усиленные усилителями считывания 6, поступают на счетные входы регистра 8, в котором до этого хранилось записываемое число. В результате поразряд ного сложения по модулю два, которое...

Номер патента: 625249

Опубликовано: 25.09.1978

Авторы: Андреев, Иванов, Пресняков

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...и разрядов блока оперативной,памяти по модулям.Устройство (см. фиг. 1) содержит блокуправления 1, своими выходами соединенный с формирователями эталонных сигналов 2 и кодов адреса 3, которые соединены с регистром числа 4 и регистромадреса 5, выходы которых соединены с 5 блоком оперативной памяти 6. Формирова3 625249 тель эталонных сигналов 2 своим выходом соединен также с блоком поразрядно=э сравнения 7, подключенным к блоку 6.Устройство содержит также дополнительные формирователикодов адреса 8 и 9, ьходы которых подключены соответственно к выходам блока поразрядного сравнения 7 и регистра адреса 5, а выходы - к ьходам шифратора 10, выход которого соединен с ьходом блока индикации 11.Устройство работает следующим...

Номер патента: 628538

Опубликовано: 15.10.1978

Авторы: Беспалов, Будовский, Бурковский, Воропаев, Ильмъяров, Фомин, Шагулин

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...выход блока задания режимовсоединен через последовательно включенные формирователь контрольных признаков 5 и перестраиваемый преобразоьатель кодов 6 со вторым накопителем 7. Блок управления 2 связан с выходным числовым блоком 8, входным числовым блоком 9 и адресным блоком 10. Адресный блок 10 подключен к адресным шинам 11 и 12. Выход адресного блока 10 присоединен к первому накопителю 13 и второму накопителю 7, выходы которых соединены с выходным числовым блоком 8, имеющим числовые шины 14. Выход входного числового блока 9 подключен к входам первого накопителя 13 и перестраиваемого преобразователя б, Второй вход блока 9 связан с числовыми шинами 15,Предлагаемое ЗУ может работать в двухосновных режимах:- записи информации от внешних...

Номер патента: 631994

Опубликовано: 05.11.1978

Авторы: Богданов, Кикин, Левина

МПК: G11C 29/00

Метки: запоминающее

...по модулю два записанного прямого кода с вновь считанным инвертнрованным н по управляккцему сигналу свыхода 13. блока управления полученнаясумма поступает в блок сравнения 9 синверсного выхода регистре 6. Если чнсло единиц в полученной после инвертирования сумме равно 1, то блок сравненияподает сигнал на вход блока управления,С выхода 12 блока управления поступаетсигнал на вход блока выдачи копов 8,купа одновременно подается с инверсноговыхода регистра 7 восстановленный код,который выдается в числовую магистраль,Кроме того, восстановленный код поступает в блок мписи 3 на регенерацню,Если при подсчете в блоке сравнения9 число единиц в полученной после инвертирования сумме не равно 1, то блоксравнения 9 подает сигнал в блок...

Номер патента: 633074

Опубликовано: 15.11.1978

Авторы: Добролюбов, Еремин, Макеев, Талыгин

МПК: G11C 29/00

Метки: запоминающих, матриц, параметров, сердечников, ферритовых

...через элемент И 14 подключены к выходу устройства 15. Кроме того к выходам счетчиков подключены блоки индикации брака по параметрам (на чертеже не показаны).Устройство работает следующим об" разом. Под действием импульсов токов аеремагничивания провеРяемый сердечник в матрице и сердечник 3 устройства перемагничиваются (на чертеже матрица не показана). Возникает ЭДС самоиндукции, которая наводится в обмотку считывания. Обмотка считывания сердечника 3 устройства и матрицы включены последовательно . Сигналы с обмотки считывания через переключатель 4 подаются на входы усилителя 1. Коэффициент усиления усилителя плавно регулируется. С выхода 16 усилителя 1 усиленные до величины, обеспечивающей нормальную работу дискриминатора 8, и...

Номер патента: 637872

Опубликовано: 15.12.1978

Авторы: Багинский, Локтюхов, Маруев

МПК: G11C 29/00

Метки: блоков, памяти, регистров, числовых

...исходное положение. Вывод информации с блока 2 производится при наличии высокого потенциала, поступающего с вы. ходов блокаи элемента 7 запрета.При вводе информации производится переключение триггеров эталонного регистра 3 от блока 1 управления. По команде разрешения, поступаюпей на один из входов блока 2 управления, введенная информа. цин нз этого блока записывается блоком 8 считывания, Если при перезаписи ннформа.Описываемое Уст)Оиство контроля ПО сравнению с известными болееЪадежно, так как при хранении и выводе информации осу. ществляется ее контроль, исключающий вы. печатку неверной информации. Формцла изобретения Устройство для контроля числовых регистров блоков памяти. содержащее блоки управления вводом и выводом информации,...

Номер патента: 639023

Опубликовано: 25.12.1978

Авторы: Бондарчук, Гаенко, Городний, Корнейчук, Покаржевский, Ткаченко, Торошанко

МПК: G11C 29/00

Метки: запоминающее

...соединен с регистром 11 слова (РС),который связан с сумматорами попод,ф 1) 2512 и с сумматорами повод (Е 2) 13.Выходы регистра 11 подключены к шине14 "выход информационного слова", авходы - к элементам ИЛИ 15 на который через шину 16 вход информацион- ЗОного слова" подается информация, В регистре слова 11 есть контрольные разряды групповой четности (КРГЧ) и контрольные разряды веточкой четности(КРВЧ)Выходы КРВЧ,КРГЧ 2 1 12 35и 2;2 13 соединены с блоком 17 сравнения контрольных разрядов (БСКР). Запоминающее устройство работает следующим образом.В режиме записи на вход 16 4 о поступает информационноеслово,которое проходит через элементы ИЛИ 15 и записывается в информационных разрядах реРгистра слова 11. Информационные разряды регистра...

Номер патента: 639024

Опубликовано: 25.12.1978

Авторы: Голоборщенко, Леневич, Силуянов

МПК: G11C 29/00

Метки: запоминающих, матриц

...адресамконтролируемой матрицы 23 при фиксированных значениях токов возбуждения, 5Записанная и считанная информация сравниваются в блоке 4 обнаружения сбоев,Счетчик 9 числа сбоев подсчитывает количество сбоев в каждой точке контроляматрицы, При этом по линии управления 10работой блока 5 управления печатью выдается сигнал, запрещающий его работу,При отсутствии в строке знаков областинеиаентичности или области работоспособности контролируемой матрицы 23, с выхода генератора 3 через элемент запрета20, на которую в это время подаетсяразрешающий уровень с логического элемента И 1 7, на вход счетчика 1 9строк поступают сигналы, которые поасчи-Отыввются им,Если нв вход дешнфрвторв 11 поступитсигнал знака области неидентнчности илиобласти...

Номер патента: 640375

Опубликовано: 30.12.1978

Авторы: Кацев, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...регистр 1 адреса, один из разрядов 2 которого служит для занесения признака обращения к первому 3 или второму 4 рабочему блоку памяти, резервный блок 5 памяти, первый 6 и второй 7 коммутаторы, регистр 8 числа, сумматор 9, блок 10 контроля, третий коммутатор 11 и дополнительный регистр 12.640375 к, 1325/15 Тираж 69 Поднисное ПО Госкомизобретенийог а ия п, Сап нов п рф, р у а,2 Работа запоминающего устройства происходит следующим образом.Адрес ячейки, к которой необходимо обратиться, записывается в регистр 1, в один из разрядов 2 которого заносится признак обращения к первому 3 или второму 4 рабочему блоку памяти. Если обращение произ. водится к блоку 4, то считанная с него информация через коммутатор 7 записывается на регистр 8 числа....

Номер патента: 641503

Опубликовано: 05.01.1979

Авторы: Терзян, Чахоян

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, памяти, элементов

...регистром 3 и проверяется блоком контроля 4. Если слово исправно, то оно поступае на входные шины 14. При обнаружении блоком контроля 4 ошибки блок управления 10 производит анализ, который выявляет, произошел сбой или отказ ЭП (например, многократным считыванием по данному адресу). Если произошел сбой, то при повторных считываниях информация восстановится и будет. выдана на шины 14.Если выясняется, что произошел отказ ЭП, то блок управления 10 реализует следующую программу. 4гистре 5 информация фиксируется, а на счетчик 7 от блока О начинают поступать счетные импульсы. Под управлением сигналов на выходах счетчика 7 коммутатор 6 последовательно выдает в блок 10 содержимое каждого разряда регистра 5. Если очередной разряд содержит 1, то...

Номер патента: 642774

Опубликовано: 15.01.1979

Авторы: Бурковский, Еремеев

МПК: G11C 29/00

Метки: блока, запоминающего

...подключен ко второмуУвходу преобразователя, а вход - к выходам выходного регистра, второй входкоторого подключен к четвертому выходу блока управления.Введение блока свертки по модупозволяет вместо последовательнойряд эа разрядом передачи информациис преобразователя на счетный вход счетчика контрольного кода параллельносвернуть код числа выходного регистраи просчитать все 1 выхода сверткии сравнить получившееся в счетчикеконтрольного кода число с числом, записанным в блоке останова по контрольному коду, и тем самым определить правильность работы запоминающего блока,Формула изобретения Составитель В,Гордонова Техред Э.Чужик Корректор С,Ш Редактор Н.Каменская 77 70/50 аж 679Государственного елам изобретений3-35, Раушская Подписное комитета...

Номер патента: 642775

Опубликовано: 15.01.1979

Авторы: Аржеухов, Полевин, Теселкина, Федоров

МПК: G11C 29/00

Метки: магнитных, многоканальных, накопителей

...вторую группу элемен тов ИЛИ 8, элементы задержкй 19 и20, блок 21 управления.Информационные входы элементовИ 5 подключены к выходам блока 1,а выходы - к входам элементов ИЛИ 2018. Информационные входы элементовИ 11 и 12 соединены соответственнос выходами блоков 13 и 16, а выходычерез элементы ИЛИ 10 - с одними извходов элементоь И 9, Управляющиевходы элементов И 11.и 12 подключены к соответствующим выходам блока,управления 21.Устройство работает следующимобразом.30В режиме записи каждая строка инФормации поступает на элементы ИЛИ18 и с них на блок 16 формированиякодов записи. Первая строка поступает на блок 6. записи и через элементы И 12 на элементы ИЛИ 10, с выходов которых по первому состояниюрегистра 15 через элементы И 9 иэлементы...

Номер патента: 643977

Опубликовано: 25.01.1979

Авторы: Боричев, Бурлюк

МПК: G11C 29/00

Метки: накопителей

...устройства. Счетчик адреса 3 по управляющему сигналу из дополнительного блока управления 9 включается в режим суммированных сигналов, Производится запись контрольной информации по нулевому адресу накопителя по сигналам кода команды ЗАПИСЬ и ОБРАЩЕНИЕ, поступающих в накопитель из блока дополнительного блока управления 9. По заднему фронту сигнала ОБРАЩЕНИЕ дополнительный блок управления 9 формирует сигнал, поступающий на счетный вход счетчика адреса 3. Происходит изменение адреса на единицу. Одновременно дополнительный блок управления 9 выдает на преобразователь кода 13 управляющий сигнал, преобразующий выходную информацию в обратный код (0110), По следующему сигналу ОБРАЩЕНИЕ производится запись информации по первому адресу накопителя,...

Номер патента: 645208

Опубликовано: 30.01.1979

Авторы: Аль-Укейли, Волков, Городний, Корнейчук, Шведов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...кода с выхода блока управления 8 код адреса поступает на входы адресного блока 2 и с выходов разрядного блока 3 накопителя 1 считанный код поступаетна входы регистра слова 5, где записывается по сигналу Прием кода с блока 8.Считанный код поступает на входы блока контроля б, который обнаруживает отказы кратности, 1, 2, 3, 1+1, При этом для каждой кратности отказа блок контроля 6 имеет отдельный выход.В случае когда нет отказов, т. е. на всех выходах блока контроля б имеются сигналы, равные логическим нулям, то блок управления 8 формирует сигнал, по которому элементы И 7 открываются, и код считанного слова поступает на выходы устройства.В случае, когда в коде слова есть отказ -й кратности, где 1у, то на выходах блока контроля 6,...

Номер патента: 646375

Опубликовано: 05.02.1979

Автор: Иванов

МПК: G11C 29/00

Метки: блоков, памяти

...диаграмму считывания, записи, стирания или регенерации, Временное положение и длительность управляющих сигналов для проверяемого блока памяти 17 задаются программируемыми лийиями задержки (на чертеже не показаны) формирователя в счетчиках 5. С выходов формирователя 4 управляющие сигналы поступают в формирователь 6. Амплитуда выходных сигналов задается кодом счетчика 7. С выходов формирователя 6 сигналов сигналы управления заданной амплитуды поступают на входы испытуемого блока 17. Питание испытуемого блока 17 производится от блока питания 8. Значения питающих напряжений блока питания 8 оп ределяются кодами, хранящимися в счетчиках 9. Испытуемый блок 17 заключен в термостат. Задание температуры окружающей среды производится датчиком...

Номер патента: 649044

Опубликовано: 25.02.1979

Авторы: Борисов, Конопелько, Лосев

МПК: G11C 29/00

Метки: запоминающее

...этом вентили 8 и 26 заперты, а сигнал о состоянии элемента памяти матрицы 2поступает с выхода блока считывания9 на первый вход элемента И 28. Навторой вход элемента И 28 подаетсясигнал с выхода 29 блока коррекцииошибки 17. На выходе элемента 2 И-НЕ32 будет нулевой сигнал, если вдефектный элемент памяти 4 записывался нулевой символ, и единичныйсигнал - в противном случае. Сигналс выхода 29 блока коррекции ошибки,поступая на элемент И 28, производит исправление ошибки.В случае, если опрашивается исправный элемент памяти 3, то нулевойсигнал на выходе элемента ИЛИ 19установит на выходе 29 блока коррекции ошибки 17 единичный сигнал, который, поступив на элемент И 28, откроетего для прохождения сигнала с исправного элемента памяти 3,...

Номер патента: 651419

Опубликовано: 05.03.1979

Авторы: Городний, Зеленин, Корнейчук, Ткаченко, Торошанко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...импульсов через элементы И 22 и 23 соединены с входом дополнительного регистра 13. Кроме этого выход формирователя 21 подключен к триггеру 24. Прямой выход этого триггера, через элемент И 25 соединен с триггером 16, Прямой выход триггера 24, инверсный выход триггера 16 и выход дополнительного регистра 13 подключены через элемент И 26 к коммутатору 6. Выход элемента И-НЕ 9 и второй выход триггера 24 через элемент И 27 подключены ко второму триггеру 16.Запоминающее устройство с самоконтро. и м работает следующим образом.В случае появления в слове двойной ошибки от дешифтатора 3 поступает сигнал, который устанавливает триггер 4 в единичное состояние, и одновременно записывается в дополнительный регистр 13 накопителя. Изменение уровня...