G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1049983

Опубликовано: 23.10.1983

Авторы: Калиниченко, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...с входом генератора импульсов и вторым входом элемента И, первый вход блока сумматоров соединен с выходом шифратора дополнительных кодов эталонных контрольных сумм введены пер. вый и второй блоки элементов И, первые входы второго блока элементов И подключены к выходу блока сумматоров, вТорые входы соединены с выходом элеменТа И, а выходы соединены с входами блока триггеров и индикации, одни входы первого блока элементов И соединены с выходами счетчика адреса, а другие являются входом устройства, выходы первого блока элементов И соединены с вторыми входами блока сумматоров.Нафиг. 1 представлена схема предлагаемого устройства; на Фиг. 2 закономерность Формирования сигналов на вторых. входах первого блока элементов И для блока постоянной...

Номер патента: 1049984

Опубликовано: 23.10.1983

Авторы: Кузнецова, Лукьянович

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...

Номер патента: 1051585

Опубликовано: 30.10.1983

Авторы: Мыльникова, Смалий, Снитковский

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...входы второго элемента 2 И-ИЛИ-НЕ соединены с одним из выходов регистра сдвига, четвертый вход подключен к выходу одного из элементов И-НЕ группы, а выход - к первому входу первого элемен та И, второй вход третьего элемента 2 И-ИЛИ-НЕ соединен с прямым выходом триггера, а третий вход - с инверсным выходом и входом сброса,тригге" ра, установочный вход которого подключен к выходу третьего элемента 2 И-ИЛИ-НЕ, второй вход второго элемента И соединен с выходом друго. го элемента И-НЕ группы, вторые входы элементов И-НЕ группы объединены и являются первым входом блока, входами которого с второго по шестой являются четвертый вход первого элемента 2 И-ИЛИ-НЕ, установочный вход регистра сдвига, второй вход первого элемента И, четвертый вход...

Номер патента: 1051586

Опубликовано: 30.10.1983

Автор: Гаврилов

МПК: G11C 29/00

Метки: оперативной, памяти, полупроводниковой

...И 33-43, элементы ИЛИ 4448, элементы НЕ 49-55, буферный регистр 56, пульт 57 управления, генератор 58 тактовых импульсов, триггеры 59 и 60, элемент ИСКЛЮЧАО:(ЕЕИЛИ 61, формирователи 62 и 63 сигналон, элементы И 64 и 65 и элементИЛИ 66.Число разрядов счетчика 6 соответствует.числу разрядов тестируемых больших интегральных схем памяти (БИС ОЗУ), а число разрядов счетчика 17 - числу адресуемых группБИС ОЗУ, на которые разделяетсяпронеряемая память и контроль которых выполняется последовательно,Устройство работает следующимобразом,Устройство выполняет последовательный контроль групп микросхемпамяти, составляющих оперативнуюпамять ЭВМ, и проверку отдельныхБИС ОЗУ по пяти тестам, которыеопределены как наиболее эффектив.ые,Тест первый,...

Номер патента: 1053164

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...1тактовых импульсов, выход которогосоединен с входом двоичного счетчика 2 с количеством разрядов 2 н+4 (5 (где И - количество адресных входовконтролируемой оперативной памяти),который своими выходами подключенк дешифратору 3, к адресному мультиплексору 4, к первому и второмувходам сумматора: 5 по модулю два,к входу ф Запись-чтением контролируемой оперативной памяти б, с которым также соединен управляющий входадресного мультиплексора 4Выход оперативной памяти 6 соединен с информационным входом анализатора 7 сигналов, синхровход которого связан .с выходом генератора 1тактовых импульсов, а вход фСтартстоп его подключен.к старшему раз"ряду двоичного счетчика 2, а такжек второму входу сумматора 5 по модулю два, Выход сумматора 5 по...

Номер патента: 1053165

Опубликовано: 07.11.1983

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: оперативной, памяти

...помодулю два связан с выходом старшего разряда счетчика и с входом 15 Старт-стоп анализатора сигналов,выходы дешифратора, блока сумматоров по модулю два, элемента ИЛИ,сумматора по модулю два и выходстаршего разряда счетчика являют ся выходами устройства.На чертеже изображена функциональная схема устройства для контроля оперативной памяти логарифмическим тестом.Устройство содержит генератор 1тактовых импульсов, выход которогосоединен с входом (двоичного) счетчика 2 с количеством разрядов1)+5+х (где П - количество адресныхвходов контролируемой оперативнойпамяти; Х - количество управляющихвходов мультиплексора), которыйсвоими выходами подключен к дешифратору 3, к блоку 4 сумматоровпо модулю два, к мультиплексору 5, 35 выход которого...

Номер патента: 1056272

Опубликовано: 23.11.1983

Авторы: Овсепян, Погосян

МПК: G11C 29/00

Метки: головки, зазоре, записи, информации, магнитного, магнитной, однородности, поля

...электронной микроско: пней Я .Наи 6 олее близким по технической 10 сущности к изобретению является способ, основанный на ориентировании магннтной головки относительно направления пучка электронов, подаче напряжения записи. на магнитную головку и регистрации искажений теневого изображения полей рассеяния 2 .Недостатком этих способов является длительное время контроля.Целью изобретения является умень О шение. времени контроля однородности магнитного поля в зазоре магнитной головки для записи информации.Поставленная цель достигается тем, что согласно способу контроля. однородности магнитного поля в зазоре магнитной гоповки для записи информации, основанному на ориентировании магнитной головки относительно направления пучка электронов,...

Номер патента: 1056273

Опубликовано: 23.11.1983

Авторы: Луговцов, Луговцова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...входами блоков 15 сравнения группы, другие входы которыхсоединены соответственно с выходамисумматоров 7 группы), Выходы блоков 15 сравнения группы соединенысоответственно с другими входамиэлементов И первой группы 9, Первыевходы дополнительного сумматора 8соединены соответственно с выходамиадресного регистра 4, другие входыс выходами элементов ИЛИ 12 (группы),другие входы которых соединены соответственно с выходами элементов Ипервой группы 9. Выходы дополнительного сумматора 8 соединены соответственно с адресными входами накопителя б, Выходы других регистров второй группы 3 соединени соответственнос другими управляющими входами 19.219. й устройстваВ основу работы устройства положенспособ преобразования кода адреса,поступающего от...

Номер патента: 1056274

Опубликовано: 23.11.1983

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устройства, вторуюгруппу элементов И, введен коммутатор, входы управления которого являются другими входами устройства, авыход соединен с третьим входом элемента И, информационные входы коммутатора подключены к выходам элементов И второй группы, управляющие выходы накопителей соединены с входамиэлементов И второй группы и с соответствующими входами блоков контроля,На чертеже представлена структурная схема предлагаемого запоминающего устройства с самоконтролем.Запоминающее устройство с самоконтролем содержит первый накопитель1 с .зонами контроля 2 и информационных сигналов 3, второй накопитель 4с зонами контроля 5 и информационныхсигналов б, первый 7 и второй 8 дешифраторы адреса, первый 9 и второй10 регистры адреса, первый 11 и...

Номер патента: 1059629

Опубликовано: 07.12.1983

Авторы: Бостанджян, Жигалов, Ключевич, Перельмутер

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...которых соединены с одними из входов первого элемента И, выход которого является выходом формирователя, входами которого являются другой вход первого элемента И и входы дополнительных сумматоров по модулю два,При этом формирователь сигналов некорректируемой ошибки содержит элемент ИЛИ, выход которого подключен к одному из входов второго элемента И, выход которого является выходом формирователя, входами которого являются другие входы второго элемента И и входы элемента ИЛИ.Причем корректор информации содержит дешифраторы, матрицу элементов И и группы элементов И, первые входы которых подключены к выходам соответствующих дешифраторов, вторые входы объединены и являются одним из входов корректора информации, другими входами которого...

Номер патента: 1059630

Опубликовано: 07.12.1983

Авторы: Акопов, Маркарян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...б, выходы которого подключены к первым входам блока 2,выходы которого подключены к входам 60 дешифратора 3, выходы которого подключены к входам элемента ИЛИ 7Фи первым входам регистра 5, выходыкоторого подключены к выходу 11устройства и входам генератора 1, ф 5 выходы которого подключены к вторымвходам блока 2, управляющий вход которого подключен к управляющему входу генератора импульсов, к выходу триггера 10 и контрольному выходу 12 устройства, управляющий вход 13 которого подключен к входу генератора 5 импульсов, выход которого подключен к счетному входу регистра б и входу инвертора 9, выход которого подключен к счетному входу триггера 10, информационный вход которого 10 подКлючен к выходу элемента ИЛИ 7.Устройство работает...

Номер патента: 1061174

Опубликовано: 15.12.1983

Авторы: Кабаков, Мыльникова, Снигур, Ткаченко

МПК: G11C 29/00

Метки: памяти

...контролирующеготеста. 35 По сигналу "Пуск" с блока 7 Формирователь 1 вырабатывает управляющиесигналы, необходимые для функционирования проверяемого устройства намяти. 40 Управляющие сигналы, код операции; информационное слово и адрес через блок б поступают в проверяемое устройство, которое выполняет соответствующую операцию (запись или чтенче информации) с выбранной ячейкой памяти.В режиме чтение информационное слово с выходов контролируемой памяти через блок 6 поступает на инфор 45 50 мационные входы Формирователя 5, на,контрольные входы которого с выхода .формирователя 4 поступает контрольное информационное слово. Формирователь 5 управляет работой формирователя 1 и в случае наличия ошибок запрещает изменение адреса контроли...

Номер патента: 1061175

Опубликовано: 15.12.1983

Авторы: Белов, Чебышов

МПК: G11C 29/00

Метки: запоминающее, оперативное

...Выходы 10 и 11 накопителя 5 соедине ны-также с входами блока 18 поразрядного сравнения, выходы 19 которого подключены к одним входам четвертого коммутатора 20, другие входы которого соединены с выходами 10. и 11, .а выходы 21 и 22 коммутатора 20 подключены соответственно к другим инФормационным входам первого коммутатора 2 и к выходу устройства. Выходы 23 и 24 накопителя 5, выходы 25 и 26 блоков 16 и 17 свертки по модулю два., а также выход 27 блока 18 поразрядного сравнения соединены с блоком 28 управления, выход 29 которого соединен с управляющими входами коммутатора 2 и коммутаторов 12 и 13. Выход 30 блока 28 управления соединен с блоком 18 поразрядного сравнения, а; выходы 31, .32 и 33 блока 28 управления подключены к коммутатору...

Номер патента: 1061176

Опубликовано: 15.12.1983

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...с одними изконтрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистра числа и с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ. второй группы, вторые входы которых соединены с выходами сумматоров по модулю два второй группы, выходы"элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соединены соответственно, с входами .элементов НЕ первой и второй групп и входа первого и второго 55 элементов ИЛИ-НЕ, выходы элементов И перврй группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, вторые входы которых соединены с выходами регистра числа, 60 а выходы - с вторыми входами элементов ИЛИ первой группы, выходы первогои второго элементов...

Номер патента: 1070605

Опубликовано: 30.01.1984

Авторы: Зиновьев, Пятошин, Семаков, Тузиков

МПК: G11C 29/00

Метки: блоках, исправления, ошибок, памяти

...И - я подматрица образова.на из нулевой матрицы порядка иединичной матрицы порядка и и приписанной снизу строки из П единиц.первая и й - я подматрицы проверсчной матрицы соответствуют контрольным разрядам, а.остальные ("1 -2)инФормационнич.Например, проверочная матр 1 лцан соответствии с которой вы 11 олненысоединения на Фиг, 1 имеет слеп".:-ющий вид". 1000 1000 1000 0000 0100 0100 0100 ОООО 0010 0010 0010 ОООО 0001 0001 0001 1000 0000 0001 ОООО 1000 0100 1000 0000 0100 0010 0100 1000 0010 0001 0010 0100 0001 0000 0001 0010 1111 два другими контрольныи выходамиустройства.На Фиг, 1 а,б,.в,г показана структурная схема устройства для исправления ошибок в й блоках памяти (дляй = 4 и о: 4); на Фиг, 2 - структурнаясхема генератора кода...

Номер патента: 1070607

Опубликовано: 30.01.1984

Авторы: Друян, Новик

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...303 Нр. Мой БО ОЗУ) Выходы кото-ОГО ПОЛК,.:СаЕЦЬ К ПЕ:НОМУ ДЕШИфт;атОру 3 (2 - 4) . К "РЛТ Ктору 4 (2 П -ттт ).(:зт . рому ле:фрд тору 5 ( 2 -т 4 исумматору б о модую "Ва, Первь:йВХОД ДЕ:.И",Эра тсра э СВЯЗан с УправляЮЯим входом с.- лРкторс 4 . БыхОД Дешифа -о;За 3, имеюг:.Ий ст ат, с 2 г выходыселсктора 4, г.умматсра б по модлюД 3 а и ОГИ Ц 313 ВЫХОДОВ Т 3 ВОИга -ОГОсчгтт гика 2 тгодк 1:Очены к коцтоолируе-й БИО )чу 7 и Явтяются выходамиустрст.Стза. Бь:ход генератора 1 тактогг;.1.3 ЬСО. СОЕтиЕ- С СИНХРОЗвДЭ : 01ЦаТ/НОГО а ВЛИ 3 саТОРа 6 г ИНО,;МагиоПй В(ОД КОТО)ЭОГО ПОДКЛО:ец .; Выходу Б ОЗУ 7, а входгЭТ, СГО 1ОГО 1 СДКЛЮЧЕН К ВЬЗхоту 3 ц В 315 юегтуся стар им раз 1 эядомЛВОичгОГО счетгика 2 и к Второмувходу сумматора б по модулю...

Номер патента: 1070608

Опубликовано: 30.01.1984

Авторы: Петровский, Полукеев, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...5задержки, элемент НЕ и дешифраторкоманд, входы которого подключенысоответственно к первым входам первого и второго элементов И, к одномуиз входов РВ -триггера, выходу последнего разряда первого и информационному входу второго регистров сдвига,к выходу второго разряда второгорегистра сдвига, к тактовым входампервого, второго и информационномувходу третьего регистров сдвига ивыходу первого элемента ИЛИ, первыйвход которого соединен с информационным входом первого регистра и другим входом Р 5-триггера,. а второй2 Овход - с выходом второго разрядатретьего регистра сдвига, выход первого разряда которого подключен квторому входу второго элемента И,а установочный и тактовый входы -соответственно к выходу элемента НЕи установочным входам...

Номер патента: 1070609

Опубликовано: 30.01.1984

Авторы: Балахонов, Огнев, Цурпал

МПК: G11C 29/00

Метки: запоминающее, резервированное, самоконтролем

...производятся его контроль и диагностикас целью обнаружения и локализациивсех дефектных запоминающих элементов. Для обнаружения и локализации дефектных запоминающих элементов,возникающих в процессе эксплуатацииустройства, проводятся дополнитель"ные контроль и диагностика, проведение которых облегчается и упротцается20 25 30 35 45 50 55 60 40 наличием оперативного контроля правильности работы адресных цепей устройства во время обращения.В случае обнаружения деФектов, приводящих к неправильной работе дешифраторов, запоминающих элементов, ключей выборки, строк, столбцов, уси. лителей считывания и т.д., произвоится отключение дефектной строки столбца) и подключение исправной резервной. Порядок замены дефектных строк, столбцов одинаков...

Номер патента: 1070610

Опубликовано: 30.01.1984

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...устройства, вход 21 разреше" ния записи и вход 22 разрешения считынания первого регистра, Крометого, устройство содержит блок 23сравнения с одними из входов 24,блок 25 суммирования сигналов ошибокс одними из входов 26 и блок 27 обнарукения ошибок. Позициями 28 и 29обозначены соответственно одни идругие выходы первого регистра. Устройство содержит также первый 30и второй 31 дешифраторы, предназначенные для декодирования первого ивторого признаков ошибок соответственно, формирователь 32 сигналовошибок,. постоянный накопитель 33с входами 34, блок 35 приоритета свходами Зб, первый блок 37 коррекции ошибок с входами 38 и 39, второй блок 40 коррекции ошибок с входами 41 и 42 и выходаи 43 и 44 и третий регистр 45Блок обнаружения ошибок содержит...

Номер патента: 1072102

Опубликовано: 07.02.1984

Автор: Беспалов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...соответственно к вторым входам первого и второго блоков сравнения, введены элементы задержки, элементы И, второй, третий и четвертый триггеры, первые входы которых соединены с вторым входом дешифратора и подключены к входу первого элемента задержки, выход которого соединен с первыми входами второго и третьегоэлементов И и с входом второго элемента задержки, выход которого соединен с первым входом четвертого элемента И, выход последнего соединен с вторым входом второго элемента ИЛИ, второй вход второго элемента И соединен .с выходом первого блока сравнения, второй вход третьего элемента И соединен с выходом второго блока сравнения, выход первого элемента ИЛИ подключен к второму входу второго триггера, выходы второго и третьего...

Номер патента: 1073798

Опубликовано: 15.02.1984

Авторы: Головков, Рыбин

МПК: G11C 29/00

Метки: блоках, коррекции, ошибок, памяти

...затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекциине только данных, но и контрольныхразрядов и наличием ряда инверторовдля согласования по фазе входных ивыходных данных.Цель изобретения - экономияоборудования и повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для коррекции 65 ошибок, в блоках памяти, содержащеепервый регистр, выход которого подключен к первому входу генераторасиндромов и первому входу корректораданных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромон, входы первого и второго;регистров являются соответственновходами...

Номер патента: 1073799

Опубликовано: 15.02.1984

Авторы: Самойлов, Фокин, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...обусловлена наличием последовательной цепи, состоящей изшифратора, схемы сравнения, дешифратора и выходного регистра числа.Другим недостатком укаэанногоустройства является искажение выходной информации в случае отказа вотдельных узлах устройства, напримерв шифраторе, схеме сравнения или вдешифраторе, что снижает надежность.Цель изобретения - повышение быстродействия и надежности устройстваза счет исправления однократныхошибок не только в разрядах основнойи избыточной памяти, но и в другихблоках устройства и уменьшения глубины декодирования за счет увеличений,количества разрядов избыточной памяти 1Поставленная цель достигается тем,что в запоминающее устройство с коррекцией однократных ошибок, содержащее основной и дополнительный...

Номер патента: 1075312

Опубликовано: 23.02.1984

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также...

Номер патента: 1075313

Опубликовано: 23.02.1984

Авторы: Абрамов, Киселев, Ляпинский, Родин

МПК: G11C 29/00

Метки: коррекции, обнаружения, одиночных, ошибок

...для формирования контрольныхбитов кода Хэмминга и битов синдрома, дешифраторы, входы которых подключены к выходам логического блока,а выходы - к первым входам логических элементов, реализующих функциюИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входыкоторых поступает информация.из памяти, а с выходов элементов ИСКЛЮЧАКМЦЕЕ ИЛИ информация через инверторыпередается на выходную магистральданных (2).выходам блока формирования контрольных сигналов,На Фиг. 1 изображена структурнаясхема устройства для обнаружения икоррекции одиночных ошибок; нафиг. 2 - возможный вариант выполненияФормирователя контрольных сигналовдля двух разрядов.Устройство (фиг, 1) содержит блок1 формирования контрольных сигналов,служащий для формирования разрядовсиндрома.и...

Номер патента: 1076952

Опубликовано: 28.02.1984

Автор: Абузяров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...вход регистра 6 ошибок. Блок 8 реализованна схемах сложения по модулю два, например, 500 ИЕ 60. Блок 9 сумматоров помодулю два служит для формирования попоступающим на его вход 64-м информационным разрядим кода коррекции по кодуЗО Хэммицга (первый выхол) и восьми контрольных разрядов для контроля по модулюдва второй выход). Блок 9 реализован,например, на интегральных схемах 500ИЕ 60.Блок 10 сравнения служит для формиравацця кода синдрома. Представляет собойвосемь схем сравнения, на каждую изкоторых поступает разряд кода коррекциис выхода регистра 5 информации и с выхода блока 9 сумматоров по модулю два.4 О Блок 11 сверток по модулю два служитдля контроля правильности приема кодаадреса на регистр 4 адреса. Реализованна 500 ИЕ 60....

Номер патента: 1076953

Опубликовано: 28.02.1984

Авторы: Виглин, Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...являются 16 15 20 25 30 35 40 45 50 55 Выходами устройгтиз, друие и;Олы сумматра солиеы с Выходами рабочих блО К)ЕЕ ЕЗМ 51 ГИ И ЕЕРВЕ)ГО КОЛ ЫЛ ГЗТОРЯИсклкчецис из реультяОВ суммрова.и и я и н ф О р м я ц и и р сзе р и 1 у с ыеО В д 11 е 1 н ы Й момет блока пзмя 1 дЕстигегся Еутсм ес д В О й н О Г О с у л м и р О е я 11 и 51 1 и еф О р м я ц и я и я СЧМЛЗТОР ОДЗЕТС 51 1 ДВУМ ВХОЕЗМ . НС- посредственно с рабочеТ блока памяти и с Выхода первно коммутягоря). Б зтом случае орязрядяя сумма ЕО модулн) дня дВух ОдинякОВых дВОичыу чисел ряння (0, так кяк в каждом разряд чисел суммируется либо 0 с О, либо 1 сЕО Е ==- == О, 1 + 1 = О, переос Отбрасывается и остается 0), при зтом нс имсет значеия, правильцяя или неправильная информация...

Номер патента: 1076954

Опубликовано: 28.02.1984

Автор: Дзагнидзе

МПК: G11C 29/00

Метки: блоках, записи, информации, памяти

...для установки устройства при включении питания, управляющие выходы 29 - 3 устройсгва, предназначенные для вывода импульсов Выбор кристалла ОЗУ и сигна.20лов управления коммутатором 3 соответственно. управляющие выходы 32 - 34 устройтва, предназначенные для вывода импульсов Запись, синхроимпульсов и им.пульсов Отказ соответственно, управляю 11 е выходы 35 и 36 устройства, предназначенные для вывода сигнала установки накопителя 5 и сигнала считывания соответственно и адресный выход 37 устройства и вход 38 накопителя 5. На фиг. 2 изображены синхроимпульсы на выходе 33 уст ройства, сигналы установки на входе 11,импульсы считывания на выходе 36, сигналы установки накопителя 5 на выходе 35, А, - А адреса на выходе 37 устройства (где и -...

Номер патента: 1076955

Опубликовано: 28.02.1984

Авторы: Зорин, Олейник, Яковлев

МПК: G11C 29/00

Метки: дисков, защитных, износостойкости, магнитных, покрытий

...известного устройства является также неудовлетворительная падеж.ность.11 ель изобретения - повыц 1 ение надежности устрое(ства для контроля износос(ойкости защитных покрытий магнитныхдисков.Поставленная цель достигается тем, чтов устройство для контроля износостукостизащитных покрытий магнитных дисков, содержащее основание с установленными нанем приводом ротора с планшайбой и прижимной шайбой, закрепленными на шпинделе ротора, и подпружиненным контртелом, введены пары клинообразных пластин,установленных с зазором между планшайбс(й и прижимной шайбой по их периферии.На чертеже показано устройство дляконтроля износостойкости защитных покрытий магнитных дисков.Устройство содержит основание 1, привод 2 ротора, планшайбу 3,...

Номер патента: 1080217

Опубликовано: 15.03.1984

Авторы: Обухов, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...е5 О Предложенное устройство содержит(Фиг. 1) основные блоки 1 - 1 памяти (где и 1 - целое число) с адресными входами 2 и выходами 3,резервный блок 4 памяти, дополнительный блок 5 памяти, первый дешифратор б с выходами 7 и выходом 8,первую группу элементов И 9, - 9 л,генератор 1 О тактовых импульсов, сумматор 11 по модулю два с входом 12,коммутаторы 13- 13 д с выходами 14,вторую группу элементов И 15 - 15 яс выходами 1 б и Формирователь 17сигнала неисправности с выходом 18.Формирователь сигналов неисправс ности содержит (фиг. 2) второй дешифратор 19, элемент НЕ 20 и элементИ 21,Резервный блок 4 памяти предназначен для записи и хранения .пораз,рядной суммы по модулю два инфор 1 мации соответствующих ячеек блоков 5 11- 1...

Номер патента: 1080218

Опубликовано: 15.03.1984

Авторы: Мхатришвили, Самойлов

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...сравнения, блок б установки контрольного двоичного числа, счетчик7 циклов, дешифратор 8, элементИ 9, первый элемент 10 задержки, используемый в качестве узла контроля времени выборки, второй элемент11 задержки, элемент ИЛИ 12, генератор 13 тактовых импульсов, счетчик 14 адреса, Формирователь 15сигналов сброса, состоящий из кнопки 16 "Пуск" и триггера 17.Устройство работает следующим образом.Пуск устройства осуществляетсяоператором при нажатии кнопки 16в Формирователе. 15. Сигнал сбросачерез элемент ИЛИ 12 поступает насумматор. 3, счетчики 4, 7 и 14.При этом с выхода дешифратора 8 науправляющий вход коммутатора 2поступает сигнал, разрешающий прохождение через коммутатор 2 первойгруппы разрядов блока 1 на сумма- .тор 3.60 При подаче на...