G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 957277

Опубликовано: 07.09.1982

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...первую группу элементов И 17, первый управляющий вход 18, регистр 19 кодов защиты, вторую группу элементов И 20 и элемент ИЛИ 21, информационные 22 и второй управляющий 23 входы и второй контрольный выход 24 устройства.Предлагаемое запоминающее устройство с самоконтролем работает следующим образом.Перед началом работы по разрешающему сигналу, поступающему на вход 23 из внешнего устройства управления, со входов 22, связанных с внешним устройством обработки информации, в регистр 19 записывается информация со всеми разрешенными адресами для выполняемой программы,Далее по каждому разрешающему сигналу, поступающему на вход 18 из внешнего устройства управления, со входов б, связанных с внешним устройством обработки информации, в регистры 5...

Номер патента: 957278

Опубликовано: 07.09.1982

Авторы: Бардин, Павлюков, Штолик

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...соотношения сигналов управления задаются программой из блока 4, Это обеспечивает возможность автоматически выставлять временные параметры и. соотношения сигналов в широком диапазоне с высокой точностью, что является важным критерием при разработке контрольно-диагностических систем для проверки быстродействующих устройств. Считанная информация по входам 6 через блок 5 поступает в блок 10, где под воздействием управляющих сигналов блока 4 и блока 11 осуществляется ее обработка и поразрядное сравнение с эталонной. При считывании неверной информации вырабатывается сигнал сбоя, поступающий в блок 4, и под воздействием его происходит останов работы устройства. В индикаторе 14 регистрируется сбойный разряд считанной информации из ОЗУ, номер...

Номер патента: 957279

Опубликовано: 07.09.1982

Авторы: Лучин, Самсонов

МПК: G11C 29/00

Метки: оперативной, памяти

...адресами выбранных ячеек контролируемого ОЗУ,По окончании процесса занесения информации из блока 2 (фиг 1) в вышеперечисленные блоки устройства,. блок 1 (фиг. 1и 3) вырабатывает команду, по которой блок9 (фиг. 1 и 2) формирует сигналы приращений кодов, увеличивающие или уменьшающие содержимое счетчиков 3 - б (фиг. 1)в моменты прихода тактовых импульсов отблока 1 (фиг. 3), а также сигналы для мультиплексора 10 (фиг. 1), посредством которыхпоследний осуществляет подачу сигналов свыходов разрядов счетчиков 3 - 6 к узлу14 для включения объекта контроля и дляформирователя 13 (фиг. 1), по которым последний изменяет информацию, поступающуюна входы узла 14 и дискриминатора 11(фиг. 1).Работа блока 9 (фиг. 2) происходит следующим образом.В...

Номер патента: 959166

Опубликовано: 15.09.1982

Авторы: Гарин, Елисеев, Крупин

МПК: G11C 29/00

Метки: запоминающее, оперативное

...ко второй ячейке в едиравно количеству ячеек в любом бу- ничное состояние устанавливаются ферном 12 накопителе. Соответствую-,триггеры 39 и 40, в нулевое тригщие ячейки всех строк основного 2 гер 33. После этого наименее актив- и буферных 12 накопителей представ- ной будет четвертая ячейка, о ем. 55чем я т собой столбцы основного 2 и бу- свидетельствует наличие единичного48 ферных 12 накопителей. В ячейках бу сигнала на выходе 49 элементаферных накопителей 12 хранится часто При последующем чтении ОЗУ в режи- используемая информация, либо инфор- ме отсутствия информации в соотмация неисправных ячеек основного ф ветствующем столбце буферных наконакопителя 2. Для хранения адресов пителей 12 (фиг.1), запись адреса ячеек основного...

Номер патента: 959167

Опубликовано: 15.09.1982

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...44 и восьмой 45 и девятый 46 элементы ИБлок местного управления содержит десятый 47 и одинадцатый 48 элементы И й вторую группу элементов памяти 49. Первый дополнительный накопительсодержит первый регистр 50 сдвига,двенадцатый 51, тринадцатый 52 ичетырнадцатый 53 элементы И, шестойэлемент ИЛИ 54, третью группу эле 5 ментов памяти 55, пятнадцатый 56 ишестнадцатый 57 элементы И.Второй дополнительный накопительсодержит четвертую группу элементовпамяти 58, второй, регистр 59 сдни 10 га, семнадцатый 60, восемнадцатый 61,девятнадцатый 62 и двадцатый 63 эле 1менты И, седьмой элемент ИЛИ 64 и,двадцать первый элемент 65.На чертеже обозначены установочный15 вход 66 и выход 67 устройства.Количество слов, хранимых в элемен.тах памяти 55 и 58,...

Номер патента: 959168

Опубликовано: 15.09.1982

Авторы: Балахонов, Розанов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...выходные сигналы на идентичных выходах ДУ 14 всех подгрупп в следующих случаях работы устройства.Отсутствие обращения и дефектов в устройстве. Потенциал всех адресных шин равен нулю, поэтому на входе соответствующего дискриминатора не будет течь ток.При правильной работе тракта дешифрации выбирается одна адресная шина строки и в общей шине выбранной подгруппы в первой и второй группепотечет ток примерно равный 1,)оот .Вследствие сбоя или постоянйой неисправности выбираются две и более адресных шин строки, столбца, относящихся к одной подгруппе. В этом случае по общей шине подгруппы течет ток 1)1 по , так как на двух или более адресных шинах строк, либо столбцов, потенциал повышается до определенной постоянной величины,...

Номер патента: 960958

Опубликовано: 23.09.1982

Авторы: Аржеухов, Киселев, Малюк, Хацкевич

МПК: G11C 29/00

Метки: блоков, памяти

...накопитель 5 из дополнительного коммутатора 6 на узел 19 сравнения блока 2 экстраполяции поступает код спрогнозированного времени, в течение которого не произойдет отказа сбойного участка носителя.В узле 19 сравнения этот код сравнивается с заданным с блока 13 управления кодом требуемого времени нормальной работы и при превыении его подается сигнал на блок 14 индикации и на блок 13 управления.20 ления. 25 30 35 45 50 65 При поступлении с блока 10 определения адреса сбоя на блок 13 управления кода адреса другой эоны блокируется в коммутаторе 9 поступление информации в накопитель 5 и блок2 экстраполяции и растянутые кодовые слова поступают в преобразователь 15 информации, где они сжимаются к исходному (до записи) видуи оттуда поступают в...

Номер патента: 960959

Опубликовано: 23.09.1982

Авторы: Александров, Арасланов, Пономаренко

МПК: G11C 29/00

Метки: интегральных, схем

...устройстводля контроля интегральных схем, общий вид на фиг. 2 - то же в плане;на фиг. 3 - разрез А-А на фиг. 2;на фиг, 4 - вид Б на фиг. 3.устройство содержит прозрачныйкондуктор 1, над которым располагается контролируемая доменная интегральная схема 2, первую 3 и вторую 4П-образные планки, планку 5 с уголковым вырезом, держатель 6, ось 7эксцентрика перемещения ИС по координате У, ось 8 эксцентрика перемещения ИС по координате Х, каретку 9,ось 10 эксцентрика кругового перемещения ИС, шарики 11, контакты 12,дисковую пружину 13, основание 14,шайбу 15, прухинный прижим 16 планки 4, стойки 17, пружинный прижим 18планки 3, пружинный прижим 19 планки5, вертикальный палец 20, эксцентрик21 перемещения ИС по координате У,эксцентрик 22...

Номер патента: 960960

Опубликовано: 23.09.1982

Авторы: Бецков, Бороденко, Выпирайло, Пономаренко, Пшеничный, Стеценко, Черныш

МПК: G11C 29/00

Метки: блоков, многоканальное, оперативной, памяти

...выходах схем 11 и 12сравнения сигнал появляется при несовпадении записываемой и считаннойинформации относительно столбца (одного адреса) блоков 7 и 8, а на втоТехнико-экономическое преимущество предложенного устройства заключается в его более высокой, по сравнению с известным, надежности, а также в возможности одновременного контроля нескольких блоков оперативной памяти1 формула изобретения рых выходах - сигнал появляется при несовпадении записываемой и считанной информации относительно соответствующего цикла контроля.Сигналы с первых выходов схем 11 и 12 сравнения поступают на вторые 5 входы коммутаторов 15 и 16, с выхода которых в накопитель 36 передается адрес (номер столбца) блоков 7 и 8Сигналы со вторых выходов схем 11 и 12...

Номер патента: 963107

Опубликовано: 30.09.1982

Авторы: Бессмертный, Минаев

МПК: G11C 29/00

Метки: блока, памяти

...входного регистра, другие входы которого соединены с шинами вводаинформации, выход схемы сравнения подклочен ко второму входу четвертого элемента И, выход которого соединен со вторымвходом второго элемента ИЛИ, другойвыход дешифратэра адреса подключен ксчетному входу второго триггера, нулевой и единичный выходы которого соединены соответственно с третьим входомпервого и вторым входом пятого элемента И, выход пятого элемента И подклю107 6 5 963 другие входы которого соединены с шинами 15 вводя информации. Выходы схемы 14 сравнения подключены ко второму входу четвертого элемента И 4, выход которого соединен со вторым входом вто 5 рого элемента ИЛИ 7, Другой выход дешифратора 13 адреса подключен к счетному входу второго триггера 9,...

Номер патента: 963108

Опубликовано: 30.09.1982

Авторы: Голунова, Кибалов, Мхатришвили, Филимонов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, программы

...первый элемент ИЛИ 1 О, блок 11 селекции адреса, регистр 12 кода неисправных адресов, триггер 13, управляющий вход 14, генератор 15 одиночных импульсов, пятый элемент И 16, генератор 17 импульсов, шестой элемент И 18, блок 19 постоянной памяти, блок 20 полупостоянной памяти, . схему 21 сравнения, адресный регистр 22, числовой регистр 23, регистр 24 кода исходного состояния, дополнительный адресный регистр 25, шифратор 26, блок 27 селекции числа, вто9 б 310 5рой элемент И 28, третий элементИ 29, четвертый элемент И 30, второйэлемент ИЛИ 31.Устройство работает следующим образом, 5Работа устройства осуществляетсяв двух режимах; рабочий режим автоматической коррекции программы припервоначальной отладке системы илипереналадке системы на новые...

Номер патента: 963109

Опубликовано: 30.09.1982

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...3 поступает на блок 19 свертки по модулю два, где формируется значение контрольного разряда адреса основной ячейки, имеющей отказавшие разряды. Затем это значе ние заносится в один из двух разрядов регистра 12, специально отведенных для этой цели.Кроме того, с блока 14 контроля в счетчик 17 записывается код, соответ п ствующий количеству отказавших разрядов основной ячейки. Из блока 8 управ-, ления в блок 7 местного управления по- ф ступает сигнал, по которому в маркерный разряд основной ячейки через ре 35 гистр 10 записывается "1". Аналогично производится запись в следующую основную ячейку, имеющую отказавшие разряды; только соответствующие отказавшим разрядам ячейки, разряды регистра 9 заносятся в следующие свободные разряды регистра...

Номер патента: 963110

Опубликовано: 30.09.1982

Автор: Ясенцев

МПК: G11C 29/00

Метки: запоминающей, матрицы, параметров, сердечников, ферритовых

...контроля во входном регистре 6,Величина коррекции порогов такжевыбирается и устанавливается заранее,заданием длительности корректирующего импульса третьим формирователем 10.Перед запуском программы операторпроизводит начальную установку всехблоков устройства. При этом управляющий триггер 13 устанавливается в состояние, при котором второй коммутатор 12 открывает цепь подачи в блок1 синхронизации в качестве сигналаокончания проверки одного ферритового сердечника сигнал об окончании3-го цикла проверки с выходной логики счетчика 2 циклов проверки 2.Тем же состоянием триггера 13 напервом входе третьего формирователя10 устанавливается сигнал, разрешающий подачу кода коррекции на вход сумматора-вычислителя 9, а на первом входе первого...

Номер патента: 964736

Опубликовано: 07.10.1982

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...+ Ь, первые 1 = Ьп разрядов которого являются информационными а по)следние Ь разрядов контрольными, помещается.в накопитель 3 по адресу,поступающему из адресного блока 1.В блоке 7 кодирования происходит вычисление контрольных символов путемсуммирования по модулю два блоковпо Ь разрядов в каждом.П ри м е р 1, Пусть 1 с = 16,16Ь = 4, тогда и = 4 = 4, т.е, при построении накопителя с длиной словав 1 б,разрядов используется четыреИМП с четырьмя шинами записи-считывания каждая и пусть в накопитель записывается информация 1 0 0 0 1 1 0 000101111.Тогда н контрольные разряды записывается информация 1 0 0 1, т.е.н накопитель заносится слово 1 О 0 01100.001011111001.В режиме считывания информации выходные данные подаются на формирователь 15...

Номер патента: 964737

Опубликовано: 07.10.1982

Авторы: Аль-Укейли, Городний, Дробязко, Корнейчук, Орлова, Рычагов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...10 словокодируется применяемым корректирующим кодом и записывается в накопитель 1 через регистр 5 по данномуадресу.При считывании адрес ячейки, накоторой нужно считать информацию,поступает в регистр 4, откуда и передается в блок 2. Слово по данномуадресу считывается на накопителе 1и через блок 3 поступает в регистр 5по команде блока 5 местного управления поступает в блок 10, где проверяется с помощью контрольных проверок есть ли ошибка в слове. Еслиошибки нет, то слово поступает навыход устройства. В случае, если ошибка имеется, то слово инвертируется и записывается в накопитель 1 по тому же адресу и вновь считывается,1 поступая теперь уже в регистр б. Далее слово передается с инверсного выхода регистра 6 в блок 10, где снова...

Номер патента: 968852

Опубликовано: 23.10.1982

Авторы: Коваль, Кулик, Мацуев, Селигей

МПК: G11C 29/00, G11C 7/24

Метки: микросхем, разбраковки

...с эталонной информациейустанавливается во второй блок 3 кон 524тактов, а микросхема с дефектными битами - в первый блок 2 контактов. Висходном состоянии счетчики 1 и 11,триггеры 16 и 17 находятся в нулевомсостоянии. На пятый вход блока 4 управления подаются тактовые сигналы, Приподаче на четвертый вход блока 4 управления разрешающего потенциала начинается работа адресного счетчика Х врежиме счета тактовых сигналов. При/этом происходит последовательный перебор адресов микросхем, установленныхв первый 2 и второй 3 блоки контактов,и выборка содержащейся по этим адресам информации. Информация из микросхемы с дефектными битами считывается всегда в прямом коде и поступает напервые входы блока элементов И 5, Спомошью счетчика 11...

Номер патента: 968856

Опубликовано: 23.10.1982

Авторы: Друян, Новик, Сташин

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...разрядов (2+и+2), (2+й+3) (2 и+3) сцетчика 2, а при с = 1 - высокочастотнуюадресную группу разрядов 2,3(2+к) счетчика 2, При х = 0 имеетместо команда "Запись" информации, апри х = 1 " команда "Чтение", которые производятся при подаче черезмультиплексор 4 на адресные входыблока 7 высокочастотной адресной группы, т.е, чтение всегда производитсяпо всему, полю адресов, перебираемыхвысокочастотной адресной группой, азапись производится по адресу, задан.ному низкочастотной адресной группой,которая сдвигает записываемую информацию по "медленно" перебираемым адресам,и после записи в каждый адрес происходит переключение на задание адремсов высокочастотной адреснои группои,когда производится считывание инфор"мации по всему пблю блока 7....

Номер патента: 970475

Опубликовано: 30.10.1982

Авторы: Касиян, Кейбаш

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...ИЛИ21 и элементы И 22,Устройство работает следующим образом,Накопитель 1 выполнен в виде нескольких зон 1- 1, 1- 2, 1-и, каждая изкоторыхсодержит определенное числослов и имеет контрольный код, запомненный по фиксированному адресу, апо разрядам контрольных кодов в своюочередь определяется их контрольныйкод и также запоминается по фиксированному адресу,Одна из зон памяти выполнена резервной, емкость резервного поля памяти определяется по интенсивностиотказов элементов памяти и периодамашинного времени между вмешательствами извне (например, замена отказавших элементов при технологическихобслуживаниях) или всего требуемогофонда машинного времени, если вмешательства извне невозможны.При отсутствии ошибки в считанномслове блок 4 обнаружения...

Номер патента: 970476

Опубликовано: 30.10.1982

Авторы: Бурик, Кис, Плясов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...3 устанавливаются нулевые по"тенциалы, и элементы И-ИЛИ 5, элементИ 6 закрыты. Нулевые потенциалы вы-ходов регистра 3 подключают выходыодноразрядных накопителей 1 черезпервые и четвертые входы мультиплексоров 4 к выходам 15 устройства,Поступление информации на входрезервного накопителя 2 блокируетсянулевыми потенциалами на выходе элемента ИЛИ 10, а выход информации срезервного накопителя 2 на выходы 15устройства блокируется на мультиплексорах 4 подачей кода 00 по управляющим входам. Сигнал с выхода элемента ИЛИ 11 через элемент И 7 и элементИЛИ 12 запрещает прохождение информации со входа,17 на вход накопителя 2и на выход 18 с выхода накопителя 2,В данном состОянии устройство работает в режиме запоминания и выдачиинформации...

Номер патента: 970477

Опубликовано: 30.10.1982

Авторы: Балахонов, Исаев, Огнев, Розанов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...уровень, а на выходе усилителя 24 вединичный уровень положительного потенциала.Третий случай.При обращении, вследствие сбоя или постоянной неисправности более чем на одном из входов накопителя 3 (или накопителя 4), подключенных к выходам накопителя 1, имеется положительный потенциал. Если положительный потенциал имеется более чем на одном из входов накопителя 3, то через нагру зочный элемент 18, переключатель 5 и накопитель 3 от источника 17 протекает ток больший, чем во втором случае. В результате на входах усилителей 19 и 20 устанавливается напряже ние, меньшее порога усилителей 19 и 20, и йа их выходах - нулевой уровень потенциала. Если положительный потенциал имеется более чем на одном из входов накопитвля 4, то через нагрузочный...

Номер патента: 970478

Опубликовано: 30.10.1982

Авторы: Борисов, Кузнецов, Цыбаков, Шахнов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...й то эта группа компонент слова х с номерами 1=1 1 +1-Н +2 с не инвертируется. Эта операция ныполняется параллельно всеми 1 схе" мами 5 сраннения, После ее завершения новое кодовое слово у=(у,ун ) 60 у =0,1, сформированное во входном регистре 4, переписывается н накопитель 1 по тому же адресу. Заметим, что при наличии не более с смежных постоянных дефектов в и-разрядной ,65 ячейке памяти накопителя и отсутствии случайных сбоев при записи и считывании кодовое слово у будет хранить ся н ЗУ без ошибок.При считывании слово у из ячейки накопителя 1 с заданным адресом,накобычно, считывается в выходной регистр 4, после чего. по первымсимволам слова у осуществляется .восстановление исходного слова. Для этого -й контрольный символ у д 1; 1) через...

Номер патента: 970479

Опубликовано: 30.10.1982

Авторы: Воронов, Горшков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...от в регистр 8 и заносится в накопитель 7 через усилители 9 и в информаг" ционную часть 2 накопителя 1. Затем производится считывание записанного слова (с .восстановлением информации) из накопителя 7 на регистр 8. Если в бц ячейке накопителя 7 по адресу, установленному на входе 17, нет отказов, или характер всех отказов совпадает с записываемой информацией, то во всех разрядах регистра 8 будет нулевой код, При этом содержимое информационной части 2 накопителя 1, соответствующее адресу на входе 17, исам адрес из адресной части 3 стира.ются. На вход 17 подается адрес следующей ячейки, аналогично производится запись нового слова.Если в ячейке накопителя 7 по адсресу, установленному на входе 17, .,есть отказы, характер которых...

Номер патента: 970480

Опубликовано: 30.10.1982

Авторы: Алдабаев, Белов, Дербунович, Диденко, Загарий, Конарев, Ручинский

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...входу на схему 13 сравненияпри этом поступает сигнал разрешениясравнения из блока 15.На выходе схемы 13 сравнения формируется результат контроля неисправного кристалла накопителя 5 в видевектора ошибки.При несовпадении кодов слов напервом и втором входах схемы 13 сравнения вектор ошибки поступает навход шифратора 16, который формирует код.ошибки для данной ячейки и за"писывает его в функицональную частьассоциативного накопителя 17. Приэтом в аргументную часть накопителя17 записывается код адреса неисправной ячейки с вчходов регистра 1.Назначение и работу шифратора 16рассмотрим на следующем примере. Допустим, блок 11 корректирует однуошибку в слове из и разрядов накопителя 5. Ставится задача увеличитьмощность корректирующего кода в...

Номер патента: 970481

Опубликовано: 30.10.1982

Автор: Бурдиян

МПК: G11C 29/00

Метки: блоков, памяти

...01 с нулевого выхода триггера 7 постуйает на второй вход элемента И 2, при этом происходит останов. Счетчик 3 указывает адрес сбоя. Контрольный разряд, те. разряд, дополняющий до четности инФормацию в блоке 5, поступает на один из входов блока 9, на другой вход которого с выхода блока 8 поступает контрольный разряд адреса, и на выходе блока 9 формируется комби нированный контрольный разряд. Счет чик 10,подсчитывает число единиц комбинированного контрольного разря" да по всему массиву информации блока 5 памяти, Это число сравнивается схемой 11 сравнения с эталоном, установленным на блоке 12.Эталон для каждого блока 5 памяти определяется на этапе записи информации в него и представляет собой ф константу, которую и устанавливают вручную в...

Номер патента: 972598

Опубликовано: 07.11.1982

Автор: Беспалов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...8, в результате чего повышается разрешающая способность средстввстроенной диагностики и, следовательно, надежность устройства.Технико-экономическое преимущаст"во предложенного устройства заключа"ется в его более высокой надежностипо сравнению с известным. формула изобретения выходы которого являются информаци"онными выходами; устройства и подключены к входам второго блока сверткипо модулю два, выход которого соединен с первым входом второй схемысравнения, контрольные выходы ре" 5гистра числа подключены соответственно к втоРым входам схем сравнения,выходы которых являются контрольнымивыходами устройства, Введены триггер,элементы ИЛИ, элемент задержки и эле мент И, причем входы первого элемен"та ИЛИ соединены с выходами накопителя,...

Номер патента: 972599

Опубликовано: 07.11.1982

Авторы: Балахонов, Востров, Огнев, Розанов

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, ячеек

...- повходу 19 (фиг.1) . Кроме того, попереднему Фронту одного из этих импульсов с помощью элемента ИЛИ 9и Формирователя 10 формируется одиночный импульс. Одиночный импульсс выхода Формирователя (фиг.1) подается на установочный вход блока 7и устанавливает в нуль все триггеры1-6 (фиг.1).По коду адреса подаваемому совходов 20 (фиг.1) на входы накопителей .7 и одиночному импульсу с выхода формирователя 10, при наличииединичного разрешающего сигнала наодном из входов 54 (фиг.1) осуществляется считывание из накопителей 7информации об исправности накопителей 11-16, из которых составляетсяслово и к которым производится обращение.972599 Состояние единичных выходов на триггере(фиг,З) подается со входов 20 полный адрес либо часть адреса слова,...

Номер патента: 972600

Опубликовано: 07.11.1982

Авторы: Городний, Давиденко, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устанавливается в нулевое состояние.Следовательно, состояние триггера 20в 1 и триггера 21 в 0 означает, что существуют отказы в одноименных разрядах одноименных ячеекнакопителей. Если же считанные словане равны друг другу, то оба триггера20 и 21 устанавливаются в нулевоесостояние, что соответствует отказам в разноименных разрядах накопителей 5 .и 6.Сигнал на выходе сумматора 22есть только в случае, когда триггер20 в 1 и триггер 21 в 0.Такое состояние триггеров 20 и 21указывает,что исходное слово необходимо заново записать через коммутатор 23 в накопитель 5, а накопитель6 оставить без изменений. Состояниятриггеров 20 и 21 записываются вдополнительные разряды ячейки накопителей 5 и 6. На этом запись информации заканчивается,При...

Номер патента: 972601

Опубликовано: 07.11.1982

Авторы: Андреева, Пескова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...модулю дна принятойинформации.При обновлении информации на накопителях 1 - 1 1 обновляется информация и на накопителях 3-33, причемдля накопителей 31 - 32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулютри, а для накопителя 33 - обновление информации идет в соответствиис описанием известного устройства.В описанном устройстве восстановление информации при отказе основныхнакопителей 1-1 производится следую 1 ищим образом.В случае работоспособности основных накопителей 1 1-1считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей3 - 3 . В случае отказа одного из на 1 3копителей 1 - 1, информация которогоиспользована при формировании разряда четности,...

Номер патента: 972602

Опубликовано: 07.11.1982

Авторы: Вайзман, Гущенсков, Ковалев

МПК: G11C 29/00

Метки: блоков, памяти

...соответственно щ = 2 к илиищ = 4 к.С помощью - таких устройствможно контролировать и-разрядныйблок памяти.)"разрядное устройство для контроля блоков памяти при контроле щразрядной памяти может находиться водной из следующих позиций: первой,щвторойра - ой,Устройство для контроля блоков памяти может работать в режиме генерации синдромов и в режиме генерации контрольных разрядов, являющихся результатом суммирования по модулю два специальных групп информационных разрядов слова данных.Для получения, синдромов каждыйвыбранный из блоков памяти контрольный разряд, подаваемый по соответствующему входу 16 устройства, сравнивается путем сложения по модулю двас соответствующим контрольным разрядом, сформированным для выбранныхиз блока памяти...

Номер патента: 974410

Опубликовано: 15.11.1982

Авторы: Поваляев, Хуринов

МПК: G11C 29/00, G11C 7/24

Метки: блоков, воспроизведения, записи, информации, коррекцией, оперативной, ошибки, памяти

...различным путем. Обору дование генератора, задействованное для генерации битов 50, 51, 52, 53, 54, 5, 56, 57 при прямой подаче информации и кода Хэмминга на вход генератора, генерирует соответственно биты 54, 55, 56 57, 50, 51 52, 53.при подаче той же информации и кода Хэмминга с кольцевым сдвигом.Результаты обеих генераций должны совпадать, если соответствуюшее оборудование функционирует правильно.Сравнение результата генераций осуществляется в блоке сравнения синдромов 13. Скорректированная информация, записанная в регистр 19, поступает иа первый вход контрольной схемы сравнения 16. На третий вход через селектор 15 поступает скорректированный побайтный паритет сообщения. На второй вход через второй элемент И 10 из регистра 1...