G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1020864

Опубликовано: 30.05.1983

Авторы: Аржеухов, Ермаков, Сафонова, Севастьянова

МПК: G11C 29/00

Метки: записи, информации, магнитном, носителе, цифровой

...устройства,В устройстве один вход блока 3 преобразования исходной информационной последовательности соединен с входом 1 устройства, другой вход - сблоком 5 управления, а выход - с входом блока б записи, другой вход которого соединен с блоком 5 управления. Один вход блока 4 воспроизведения соединен с входом 2 устройства, второй вход - с блоком 5 управления, а выход - с блоком 7 дешифрации, контроля и исправления ошибок, второйвход которого также подключен к блоку 5 управления, а выход соединен с вы ходом 9 устрбйства.,10208 б 4 3На Фиг,2 показаны следующие временные диаграммы: а - исходнаяинФормационная последовательность, подлежащая записи и контролю; б - та же, последовательность после задержки на 3 периода, разбивки на трехразрядные 5...

Номер патента: 1020865

Опубликовано: 30.05.1983

Авторы: Варнес, Култыгин

МПК: G11C 29/00

Метки: памяти

...управления,а выходы - к одним из входов третьего регистра и второй схемы сравнения,выходы которой соединены с входамичетвертого регистра, входы второго,третьего и четвертого элементов ИЛЙподключены соответственно к выходамтретьего регистра, к выходам четвертого регистра и к выходам второгодешифратора, а выходы - к входампятого элемента ИЛИ, выход которогосоединен с входом блока управления,шестой и седьмой выходы которогоподключены соответственно к управляющим входам третьего и четвертогорегистров, другой вхОд второй схемысравнения соединен с третьим выходо:формирователя контрольных сигналов,выходы формирователя сигналов четкоти, первого элемента ИЛИ, нулевойвыход пятого дешифратора, выходытретьего и четвертого регистров являются...

Номер патента: 1022223

Опубликовано: 07.06.1983

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...формирователей четности, одни из входов которых и информационные входы блоков памяти объединены и являются информационнымивходами устройства, информационнымивыходами которого являются информационные выходы блоков памяти, соединенные с одними из входов выходныхформирователей четности, введеныгруппы элементов И, ИЛИ и ИЛИ-НЕ,причем входы элементов ИЛИ-НЕ, ИЛИ и од" ни иэ входов элементов И первых группсоединены с информационными входамиустройства, другие входы входных формироеателей четности подключены соот-ветственно к выходам элементов ИЛИ-НЕпервой группы и элементов ИЛИ второйгруппы, входы которых соединены соответственно с выходами элементов ИЛИ-НЕпервой группы и элементов И первойгруппы, другие входы которых соединены с выходами...

Номер патента: 1022224

Опубликовано: 07.06.1983

Авторы: Бруевич, Воробьев, Куликов

МПК: G11C 29/00

Метки: динамическое, запоминающее, самоконтролем

...на . 10001. В результате на входе элемей=та ИЛИ 24 окажется высокий уровеньнапряжения, на его выходе такжевысокий уровень, и устройство перейдет в режим считывания. Одновременноразрешается работа комапаратора 18путем подачи низкого потенциала наего управляющий вход. Таким образомв следующем цикле регенерации произойдет считывание нулевой ячейкинакопителя,б, содержимое которойчерез регистр 9 поступает на входыкомпаратора 18, а на другие входыподается истинное значение содержимого нулевой ячейки со счетчиков4 и 5. Комапаратор 18 производитпоразрядное сравнение информации и,если ошибки нет сигналы на еговыходах отсутствуют. Затем происходит считывание всех остальных ячеек накопителя 6 довыдачи импульсапереноса со счетчика 5,...

Номер патента: 1022225

Опубликовано: 07.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...од 2 А., где А - количество адресов. Он обеспечивает формирование кодов адресов. Формирователь 7 обеспечивает выделение по заднему фронту сигнала импульса длительностью водин период тактовых импульсов. Формирователь 15 импульса сброса обеспечивает формирование по заднему фронту сигнал короткого (сбросового) импульса. В качестве его может быть использован, например, элемент 134 ЖЛ 1, 60 Второй счетчик 13 предназначен для подсчета подцикла. Третий счетчик 14 обеспечивает формирование теста типа "Адресный код". Его разрядность равна (и+1) . 65 Блок 20 анализа адресного кода со.держит по числу тетрад .кода первогосчетчика 5 дешифраторы 34, элементыИЛИ 35,полусумматоры 36. Если разрядность кода первого счетчика содержитне целое...

Номер патента: 1023397

Опубликовано: 15.06.1983

Авторы: Алексеев, Жучков, Косов, Рогинский, Савельев

МПК: G11C 29/00

Метки: памяти

...для контроля памятй, содержащее формирователи адресных и разрядных токов, коммутатор,нагруэочные элементы, дискриминатор, ,щблок индикации, первый элЕмент И,первый триггер и формирователь управляющих сигналов, причем первыйвход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй.вход коммутатора и первые входы первого триггера и первого элемента Иявляются одними из входов устройства, а первый выход коммутатора .в выход блока индикации являются выхода- фми устройства, третий вход в второйи третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора в к первому входу блока индикации, выход дисуправляющих сигналов, входы...

Номер патента: 1023398

Опубликовано: 15.06.1983

Авторы: Ананич, Бабаев, Бакакин, Исаев, Коц

МПК: G11C 29/00

Метки: блоков, памяти

...формирователя сигналов подключен к выходу блока задания режимов , контроля, первомучвходу шиФратоРа, 45второму входу накопителя и первомувходу четвертого формирователя сигналов, первый выход и-второй вход которого соединены соответственно с третьим входом накопителя, вторыми вхо Одами блока местного управления и шифратора и,со вторым выходом блока местного управления, третий вход кото-.рого подключен к выходу третьего Фор-,мирователя сигналов, второму входудешифратора адреса, второму входусчетчика, третьему входу первого ре,гистра, третьему входу переключателя 1 и первому входу второго коммутатора,второй вход и выход которого соеди"вены соответственно с выходом первого 60коммутатора и со вторым входом датчика напряжений, третий вход...

Номер патента: 1023399

Опубликовано: 15.06.1983

Авторы: Гласко, Култыгин, Шепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со...

Номер патента: 1024990

Опубликовано: 23.06.1983

Авторы: Лебедева, Летнев, Резван, Шакарьянц

МПК: G11C 29/00

Метки: оперативной, памяти

...выходом счети2чика, выходы 17-19 блока управления, элемент ИЛИ 20, элемент И 21, одно- вибратор 22, элемент ЗАПРЕТ 23, элемент ИЛИ 24, элемент И 25, входную 26 и выходную 27 шины.Блок 1 управления содержит кнопку 28, переключатели 29 и 30 кода теста, антндребезговые триггеры 31 и 32, генератор 33 тактовых импульсов, в качестве которого может быть использован любой стандартный генератор импульсов, например Г 5-48, дешиФратор 34 кода теста, элементы И 35-38, элемент ИЛИ 39, элемент И 40.Блок управления (Фиг. 21 предназначен для выдачи на выходах 18 и 19 с помощью переключателей или программно) кода выбранного контрольного теста. Выход 2 блока 1 управления управляет режимом работы "Запись - считывание". Выход 17 предназначен для выдачи...

Номер патента: 1026165

Опубликовано: 30.06.1983

Автор: Урбанович

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...входами первого блока 7 считывания и первыми управляющими входами выходного блока 18, а также с вторыми входами третьих вентилей 19, первые входы которых соединены с выходами третьего сум матора 13 по модулю два, Выходы третьих вентилей 19 соединены с вторыми 20 входами регистра 21, первые. входы 22 которого подключены к первым выходам первого блока 7 считывания, 5 вторым входам вторых сумматоров 23по модулю два, второй выход 24 первого блока 7 считывания связан с вторым входом третьего сумматора 13по модулю два. Выходы регистра 21являются входами блока 14 кодирования. Выходы второго блока 9 считывания соединены с первыми входамипервых сумматоров 15 по модулю два,выходами связанных с входами 25 .блока 26 анализа отказов. Выходы 27...

Номер патента: 1027780

Опубликовано: 07.07.1983

Авторы: Асадов, Зуев

МПК: G11C 29/00

Метки: матриц, памяти

...27строк, выход которого подключен квходу. 28 блока б.Селектор 27 строкФиг. 2) состо"ит изЯК -триггера 29 и коммутатора 30,Устройство работает следующимобразом,На экране телевизионного приемника 14 формируется информационноеполе, разделенное координатной .сеткой на элементы, отображающие сос-тояния запоминающих ячеек контроли"руемой матрицы 26 памяти и соответствующие физическим адресам этихячеек, Размер элемента по горизонтали по строке ) определяется длительностью отображения запоминающейячейки матрицы 26, а по вертикали(по кадру) - числом строк.Информация, отображаемая на экране, имеет три градации яркости:черную, белую и серую. Черная соответствует логической ф 1", белая -логическому "0" состояния запоминающей ячейки матрицы...

Номер патента: 1029229

Опубликовано: 15.07.1983

Автор: Алексеев

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...на вход дешифратора 2 эОднако случайный характер расп-.ределения дефектных элементов.памяти в объеме основного накопителятребУет большого объема блока хранения кодов дефектных слов и большой емкости дополнительного накопителя, разрядность которогоке завкснт от количества деФектов.а блокируемом слове, прн этом исправные элементы блоккруемых словисключаются кз работы.Это устройство также являетсясложным к громоздким.Цель изобретения - упрощениеустрОйства,Поставленная цель десткгаетсятем, что в эапомккаецем устройстве с коррекцией кк 4 юрмации, содержащем бкек памяти адресов дефекткых ячеек памяти к регистр адреса,входы которых объединены и являютая адресиымк входами устройства,э выходы соедккюйы со в)юдами дбФИФРатора адреса,...

Номер патента: 1029230

Опубликовано: 15.07.1983

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: блоков, коррекции, ошибок, памяти

.... Информационные сигналы поступают также на входы второго шифратора 4 шифратора считывания) аналогичного первому. Шифратор 4 формирует те .же контрольные разряды, что и шифратор 3. Выходные сигналы обоих шифраторов сравниваются друг с другом схемой сравнения 5. Сигнал на ее выходе 12 указывает на правильную работу обоих шифраторов (при наличии сравнения) или на неисправность одного иэ них при несравнении).В режиме считывания на первый вход 10 устройства поступают информационные, а на второй вход 13 контрольные разряды, считанные из накопителя.Блок управления 1 разрешает прохождение информационных сигналов через коммутатор 2 на входы первого шифратора 3, одновременно те же сигналы поступают на вход ана.логичного второго шифратора 4,...

Номер патента: 1029231

Опубликовано: 15.07.1983

Автор: Конопелько

МПК: G11C 29/00

Метки: памяти, постоянной

...устройства, входы второй группы блока контроля по четности соединены со входами первой группы селектора и являются информационными входами второй группы устройства, входы второй группы селектора соединены со входами первой группы блока кодирования и выходами первого дешифратора, входы которого соединены со входами второй группы блока кодирования и являются управляющими входами устройства, выходы блока кодирования соединены со входами первой группы блока сравнения, входы второй группы которого соединены с выходами первой группы блока контроля по четности, выходы второй группы которого соединены со входами второго дешифратора, выходы которого соединены со входами первой группы блока Формирователей четности, входы второй группы которого...

Номер патента: 1030854

Опубликовано: 23.07.1983

Авторы: Ваняшев, Листаров, Мякиньков

МПК: G11C 29/00

Метки: блоков, многоразрядных, памяти

...е состояние "0", Приэтом на выходах счетчика 5 (нанииформационных входах блока 8 памяти )устанавливаются "нули", в результа030854 3те чего на выходе. элемента ИЛИ-НЕ 11 появляется сигнал "1", разрешающий работу счетчика 2. С прямого выхода триггера 4 на управляющий вход счетчика 1 поступает сигнал "0", 5 блокирующий его работу, С инверсного выхода триггера 4 поступает сигнал "1", задающий режим "Запись" в блоке 8 памяти и разрешающий поступление адресов на его входы со счет- О чика 2 через элементы И 6, На выходе триггера 3 устанавливается сигнал "0", блокирующий работу элемента И 12.Особенностью работы устройства 5 является то, что счетчики 1, 2 и 5 и триггеры 3 и 4 при воздействии сигнала "1" по счетному входу переключаются по...

Номер патента: 1032481

Опубликовано: 30.07.1983

Авторы: Друян, Новик, Ударцев

МПК: G11C 29/00

Метки: памяти, полупроводниковой

...ккоторым подключается контролируемаяБИС ОЗУ 8, Устройство также содер- ЗО жит анализатор 9 сигналов, в качестве которого используется сигнатурныйанализатор.Конструктивно устройство можетбыть выполнено так, что БИС ОЗУ 8 35 соединяется с элементами устройстваи анализатором 9 с помощью интерфейсной коммутационной матрицы 10 различной для различных цоколевок корпусов (показанной пунктиром).Устройство работает следующимобразом.Генератор 1 запускает счетчик 2,который, работая в режиме непрерыв"ного пересчета, с помощью выходовразрядов "0" и "1" и дешифратора 3вырабатывает следующие друг за дру"гом сигналы дешифрируемых статусов"0" и "1", "2", "3" длительностьюкаждый по такту ( периоду)синхросигнала и имеющихактивным нулевое значениеОдин из...

Номер патента: 1035644

Опубликовано: 15.08.1983

Авторы: Овсепян, Погосян

МПК: G11C 29/00

Метки: воспроизведения, головок, записи, информации, магнитных, многоэлементных

...смещения и скоса зазоров магнитной головки по отношению к линии перпендикулярной направлению движения магнитной ленты, основанный на сопоставлении положения голонки по отношению к направлению движения ленты и измеренного выходного напряжения головки. Величина скоса зазоров этим способом контролируется с 15 погрешностью более 30 ц 13.Недостатком этого способа янляется низкая точность измерения линейного и углового отклонения осей зазоров магнитных элементов головки.Наиболее близким по технической сущности к предложенному является способ, основанный на сравнении сигналов воспроизведения с эталон- ными сигналами контрольной програм- . 5 мы 2.Недостатком известного способа является низкая точность контроля моногоэлементных магнитных...

Номер патента: 1037347

Опубликовано: 23.08.1983

Автор: Колесник

МПК: G11C 29/00

Метки: запоминающее, резервированное

...с выходом блока контроля, другие входы ключей соединены с шиной питания а выходы - с другими входами блоков памяти, выход третьего элемента-ИЛИ соединен с управлявшим входомуправляемого элемента задержки,На чертеже приведена структурнаясхема предлагаемого резервированного ЗУ,Устройство содержит регистр 1 адреса,один из разрядов 2 которого служит длязанесения признака обращения в первый3 или второй 4 рабочие блоки памяти,резервный блок 5 памяти, в который занесена сумма по модулю два информациис одинаковыми адресами из блоков 3 и 4памяти, первый 6 и второй 7 коммутаторыпричем выходы первого коммутатора 6соединены с выходами блока 8 контроля,а выходы второго коммутатора 7 соединены с входами сумматора 9. Устройство содержит также...

Номер патента: 1037348

Опубликовано: 23.08.1983

Авторы: Колесник, Масленников

МПК: G11C 29/00

Метки: запоминающее, резервированное

...помодулю два, блок поразрядного сравнения,Фблок управления, коммутатор и накопители информации, одни из в,одов которыхсоответственно объединены и являются адресными входами устройства, а выходы подключены к информационным входам блоков свертки по модулю два, блоха поразрядного сравнения и коммутатора, выход хоторого является выходом устройства,выходы бпока поразрядного сравнения иблоков свертки по модулю два подхлючены к входам блока управления, первый выход которого соединен с управляющим входом коммутатора, введены счетчик импульсов, дешифратор, элемент И и генератор импульсов, выход которого подключен к одному из входов элемента И, выход которого соединен с одним иэ вхо- ,дов счетчика импульсов, другие входы которого подключены...

Номер патента: 1037349

Опубликовано: 23.08.1983

Авторы: Березин, Онищенко, Сушко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...подключены к входам первого усипителя, выходы которого соединены с одними иэ входов основного адресного накопитепя, другие входы и выходы которого подключены соответственно к адресным выходам и одним из адресных входов второго. усипителя, другие адресные входы 1 о . которого соединены с выходами второго дешифратора, управляющие входы дешифраторов и усилитепей подкпючен к выходам блока управления, первые выходы первого и второгоформирователей сигналов соедииены соответственно с первыми входами первого и второго элементов ИЛИ, выходы которых подключены соответственно к первым и вторым входам блока ввода и вывода информации, первый выход которо- о го соединен с первым входом блока срав нения, второй вход которого подкпючен к второму...

Номер патента: 1037350

Опубликовано: 23.08.1983

Авторы: Акопов, Чахоян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...ошибки одинаков для нескольких различных пар неисправных разрядов накопителя 1, накопи.,тель 4 хранит попарно все номера разряДов, для. Которых признак двойной ошибки 1 о одинаков: и является адресом,пеннойячейки накопителя 4.Коррекция двойной ошибки выполняется следующим обрезом.Признак дВОйной ОШибки с ВБХОДОВ 5 блока Э поступает на адресные входы накопителя 4. Далее на вход 3.1 начинают поступать счетные входы накопителя 4. Далее на вход 11 начинают поступать счетные. импульсы, которые выполняют перебор всех состояний счетчика 7. При етом на входы коммутатора 5 с выходов накопителя . 4 последовательно поступают признаки возможных неисправных разрядов, которые адресуют накопитель 6 и кащпый раз считывают из него признав одиночной...

Номер патента: 1038968

Опубликовано: 30.08.1983

Авторы: Барулин, Беляев, Глоба

МПК: G11C 29/00

Метки: памятью

...регистра и другими входами второго компа ратора, первые выходы первого и третьего компараторов подключены к входам второгб элемента ИЛИ, выход .которого и первый выход второго компаратора соединены соответственно с 2( управлдкщими входами седьмого и восьмого регистров, входы которых подключены соответственно к выходам элементов И второй и третьей групп, выходы седьмого и восьмого регистров соединены соответственно с первыми и с вторыми входами элементов ИЛИ группы, третьи, четвертые и пятые входы которых подключены соответственно к выходам элементов И пятой; шестой и седьмой групп, вторые выходы первого и второго компараторов соединены с входами первого элемента И, выход которого подключен к первому входу второго элемента.И, второй...

Номер патента: 1040525

Опубликовано: 07.09.1983

Автор: Бессмертный

МПК: G11C 29/00

Метки: блока, памяти

...для контроля блока памяти. Устройство для контроля блока памяти содержит элементы И 1-5, элементы ИЛИ 6 и 7, триггеры 8 и 9, формирователи 10 импульсов, выходной регистр 11, регистр 12 адреса, дешифратор 13 адреса,.схему 14 сравнения, шины 15 ввода информации, соединен ные через регистр 11 с контролируемым блоком 16 памяти, счетчик 17 импульсов, элемент И 18, элемент ИЛИ 19, ключиз 10405 20 и 21 схемы, группы регистров 22 и 23 группы схем 24 и 25 сравнения, дополнительный элемент И 26, распределители 27 и 28 импульсов дополнительный формирователь 29 импульсов, служащий для первого импульса из последовательности импульсов.Устройство работает следующим образом.В исходном состоянии триггеры 8 и 10 9 установлены в нулевое состояние,...

Номер патента: 1040526

Опубликовано: 07.09.1983

Авторы: Летнев, Шакарьянц

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...управляющим входом устройства, информационные входы накопителя подключены к выходам элементов ИЛИ, одни входы кото. рых подключены к выходам первых элементов И, другие - к выходам вторых элементов И, одни входы которых являют ся информационными входами устройства, , другие подключены к выходу элемента НЕ, вход которого подключен к одним 0526входам первых. элементов И и являетсявторым управляющим входом устройства,дополнительно содержит коммутаторы иэлемент ЗАПРЕТ, выход которого подключен к второму управляющему входунакопителя, первый вход элемента ЗАПРЕТявляется третьим управляющим входом устройства, второй вход элемента ЗАПРЕТ подключен к соответствующему выходу счетчика, информационные входы коммутатора подключены к...

Номер патента: 1043753

Опубликовано: 23.09.1983

Автор: Бессмертный

МПК: G11C 29/00

Метки: блока, памяти

...схема устройства для контроля блока памяти.Устройство содержит элементы И 1-5 с первого по пятый, первый б и второй 7 элемента ИЛИ, первый 8 и второй 9 триггеры, формирова104 37 53 3Чтель 10 импульсов, входной регистр:ной импульс не пройдет на вход тригг-11, регистр 12 адреса, дешифра- . ра 8. Отсутствие сигнала на выходетор 13 адреса, схему 14 сравнения, схемы 14 сравнения позволяет входшины 15 ввода информации, Входы и ным импульсам пройти через элеменвыходы устройства соединяются с ты И 18 и ИЛИ 19 на управляющийвыходами и входами контролируемого 5 вход записи информации в блок 16блока 16 памяти. Устройство также .памяти, .позволяя повторить записьсодержит счетчик 17 импульсов; : . информации с входного регистра 11первый...

Номер патента: 1048520

Опубликовано: 15.10.1983

Авторы: Комаров, Кузнецов, Цыбаков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...к третьему входу шестого элемента И и к первому входутретьего элемента ИЛИ, второй входкоторого соединен с выходом шестого/элемента И, выходы второго и третьего элементов ИЛИ подключены соответственно к третьему и к четвертомувходам блока управления, пятый и шестой выходы которого соединены соот"ветственно с первым входом счетчикаадресов и с третьими входами первого 65 и второго элементов И и вторым входомсчетчика адресов,На фиг. 1 изображена функциональ-.ная схема предлагаемого устройства;на фиг, 2 - функциональная схемаблока управления; на фиг. 3 - матрица согласующих кодовых слов, записанных в постоянном накопителе,Устройство содержит (фиг. 1)оперативный накопитель 1, блок 2 кодирования, блок 3 декодирования,блок 4...

Номер патента: 1048521

Опубликовано: 15.10.1983

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: накопителей

...элемента И и пятому входу блока управления, шестой вход которого соединен с выходом третьего элемента И, третий входкоторого и третий вход шестого50 элемента И подключены к четвертому выходу блока управления, третий вход четвертого элемента И соединен с выходом блока сравнения адресов.На фиг, 1 представлена функцио нальная схема предложенного устройства; на фиг. 2 и 3 - соответствен- но функциональные схемы блока управ" ления и формирователя числовых сигналов.Устройство (фиг. 1) содержит формирователь 1 адресных сигналов, блок 2 сравнения адресов, блок 3 местного управления, предназначенный для пуска и останова работы 65 Устройства, датчик 4 начального адреса, датчик 5 конечного адреса,формирователь 6 числовых сигналов,блок 7...

Номер патента: 1049980

Опубликовано: 23.10.1983

Автор: Савельев

МПК: G11C 29/00

Метки: блоков, памяти

...которых подключены к входам формирователей уп-.равляющих сигналов перной группы,выходы которых соединены с первымивходами элементов И первой группы,вторые входы которых подключены к вы"ходам счетчика импульсов, а выходы "к нходам первого элемента ИЛИ, выход.которого соединен с нходом первогоформирователя стробирующих скгналон,выход которого подключен к первымвходам усилителей считывания, причемвыходы регистра числа соединены с одними из входов блока сравнения, другие входы которого подключены к од"ним из выходов накопителя, другиевходы и выходы которого являютсяконтрольными входами и выходами устройства, управляющим выходом и инфор-.мационными входами устройства явля"ются четвертый выход блока управления .и вторые входы усилителей...

Номер патента: 1049981

Опубликовано: 23.10.1983

Авторы: Лосев, Урбанович

МПК: G11C 29/00

Метки: коррекции, отказов, памяти, полупроводниковой

...выходы которых.50 арегистр контрольного кода, триггер, являются выходами блока, а другиеГРуппы сумматоров по модулю два, ре-, . входы и вторые входы элементов.игистр основного проверочного векто 1- девятой группы Являются одними изРа, блок вычисления дополнительного вхОдов блока причем входы элементпроверочного вектора и шестая груп 55 тов ИЛИ третьей группы являются дру-,Па элементов И, входы. которых сое ГиМИ вХОдамИ блока,динены соответственно с другими вн- .Яа фиг. 1 .изображена.функциональ- .ходами блока сравнения и с выходом иая схема предлагаемого устройстватриггера, первый вход которого под , . на фиг. 2 - схема блока вычисленияключен к выходу сумматора по модул 1 з 0 дополнительйого проверочного вектодва, входы которого...

Номер патента: 1049982

Опубликовано: 23.10.1983

Авторы: Беспалов, Головачев

МПК: G11C 29/00

Метки: запоминающее

...элементов И соединен с. вторым входом устройства, выход первого блока элементов И подключен к третьему входу первого элемента И, выход второго блока элементов соединен с третьим входом второго элемента И, выход третьего блока элементов И подключен к третьему входу третьего элемента И, первый вход третьего элемента И соединен с вторым выходом одного блока памяти, а второй вход - с первым выходом другого блока памяти, выходытретьего элемента И подключены к входу блока элементов ИЛИ.4На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит два блока 1 и 2 памяти, два блока 3 и 4 контроля, три блока 5-7 элементов И, три элемента И 8-10, блок 11 сравнения,элемент 12 задержки, блок 13 элементов ИЛИ. Каждый из блоков...