G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 824317

Опубликовано: 23.04.1981

Авторы: Григорьев, Семьянов, Фролов

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...вызванного появлением сбоя. Принцип автоматической выработки сигнала "Запускф в блоке 10 местного управления (фиг. 1) состоит в задержке сигнала "Сбой", подаваемого с выхода схемы 6 сравнения на время с = 0,5-5 с и формировании одиночного импульса синхронно с тактовыми сигналами, приходящими с первого вы20 ЗО 40 50 55 Формула изобретения 1. Устройство для контроля блоковоперативной памяти, содержащее блокуправления, формирователь сигналов60 координатной сетки, формирователькодов адресов и схему сравнения,при"чем первый и второй выходы блока,управления подключены соответственнок первому выходу устройства и ко вхо 65 ду формирователя сигналов координат" хода блока 1 управления. Управляядлительностью сигнала "Запуск", можно осуществить...

Номер патента: 824318

Опубликовано: 23.04.1981

Авторы: Калиниченко, Лукьянович, Самойленко

МПК: G11C 29/00

Метки: блоковпостоянной, памяти

...адреса. По команде ЦВМ от дешифратора 4 снгналы с выхода блока 1 задания программы, через блок 2 управления, одновременно поступают навходы счетчика 3 адреса и счетчика 7.Производится и обращений по и последовательным адресам к контролируемому блоку постоянной памяти на егомаксимальной рабочей частоте. Приэтом по сигналу со второго выходасчетчика 7, поступающему на входблока 5 записи информации, разрешается прием числовой информации с выхода контролируемого блока постояннойпамяти через блок записи информации5 на первый вход блока 8 коммутациивходов. При каждом обращении к контролируемому блоку постоянной памятичисловая информация с его выхода, соответствующая и-адресам обращения,по командам с третьего выхода счетчика 7, поступающим на...

Номер патента: 824319

Опубликовано: 23.04.1981

Авторы: Гебгарт, Шумилов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...сигнала, блока -5 анализа ошибок поступает на первый вход счетчика (, изменяя это состояние на единицу, и на вход коммутатора 4, через который по этому сигналу считанный код слова поступает на вход накопителя 1 в инвертированной форме с единицей в дополнительном разряде в качестве метки инверсии данного слова, а блок 6 синхронизации обеспечивает операцию записи.В связи с тем, что не все неис-. правные разряды слова могли быть выделены при контрольном считывании прямого кода, производится повторное считывание В случае отсутствия ошибки выходь блока 5 анализа ошибок не оказывают воздействия на работу устройства, режим "Запись" считывается законченным. В случае обнаружения ошибки сигнал со второговыхода блока 5 анализа ошибок поступает...

Номер патента: 826416

Опубликовано: 30.04.1981

Авторы: Акинфиев, Миронцев, Ушаков

МПК: G11C 29/00, G11C 7/00

Метки: блоки, вычислительной, записи, инфор1ации, информации, использоваться, может, относится, памяти1изобретение, полу, полупроводниковые, постоянной, проводниковые, программировании, технике

...12 и на входы задания информации амплитудного дискриминатора 19, где срав нивается с информацией микросхемы ППЗУ,хранящейся в ней по данному адресу.С выхода амплитудного дискриминатора19 информация через мультиплексор 10 поступает на информационные входы мультиплексора 13. Мультиплексоры 12 и 13, управляемые регистром 11, выдают псючередно информацию соответствующих разрядов мультиплексоров 9 и 10 на входы блока сравнения 14. Если амплитудные значения сигналов с выходов проверяемой микросхе 2 ф мы ППЗУ отличаются от значений предусмотренных ТУ на незапрограммированную микросхему; то блок сравнения 14 выдает управляющий сигнал в блок синхронизации 3, по которому управляемый генератор 15 останавливается и индицируется адрес, информация...

Номер патента: 826425

Опубликовано: 30.04.1981

Авторы: Терзян, Чахоян

МПК: G11C 29/00

Метки: блошровкой, запоминанмцее, неисправных, памяти, ячеек

...коммутаторов, выходы которых подключены ко входам блока выборки информации.На чертеже изображена структур ная схема предлагаемого ЗУ.Устройство содержит регистр 1 адреса, основной накопитель 2, пер 254вый 3 и второй 4 дополнительныенакопители, схему 5 сравнения, коммутаторы 6, блок 7 выборки информации и дешифратор 8 кода заменяемого числа,Первый и второй входы схемы сравнения подключены соответственно кодному из выходов регистраи перво"му выходу накопителя 4, .второй выход которого соединен с первым входом дешифратора 8, второй вход ко-торого подключен к выходу схемы .5сравнения. Первые, вторые и третьивходы коммутаторов 6 подключены соответственно к выходам накопителя2, выходу накопителя 3 и выходамдешифратора 8. Накопитель 2...

Номер патента: 830586

Опубликовано: 15.05.1981

Авторы: Бабаев, Бакакин, Исаев, Толчинский

МПК: G11C 29/00

Метки: постоянныхзапоминающих, устройств

...от пусковогоимпульса, поступающего с блока 4 45режимов проверки на вход блока 1считывания информации. Считаннаяинформация с программоносителя поступает в блок 5 адресации для установки начального адреса проверки объекта контроля, а также через блок 2очередности ввода в блок 3 анализаошибок. Одновременно управляющийсигнал с блока 1 считывания информации поступает в блок 4 режимов проверки. В результате после включениясинхронизации в блоке 7 синхронизации производится опрос ОК. Считаннаяинформация с ОК через коммутатор бпоступает в блок 3 анализа ошибок,где по сигналу с блока 4 режимов проверки сравнивается с числом, ранеевведенным с блока 1 считывания информации. Результат сравненияпередается в блок 4 режимов проверки, по которому...

Номер патента: 830587

Опубликовано: 15.05.1981

Авторы: Васильев, Соболев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...по10 модулю два Формула изобретения Поставленная пель достига тся тем, что в устройство введены блок формирования тестовых кодов, вход которого соединен с выходом генератора тактарых импульсов, а выход - со входом регистра ввода.При этом блок формирования тестовых кодов выполнен на триггере Т,На чертеже представлена структурная схема предлагаемого устройства.ЪУстройство содержит регистр ввода, блок 2 памяти, регистр 3 вывода, дешифратор 4 адреса, счетчик 5 адреса, генератор 6 тактовых импульсов, блок 7 контроля, блок формцрава.ил теставых кОдОВ, Выпал нен-.ьй ла Т три 1 Г ер е 8 а шина 9 у с Гаав 1 д на 10 установки 0Устрайс гво работает следующим образам.В режиме контроля "а шины 9 и 10 установки "1", "0" поступают в пративаф,-,.зс...

Номер патента: 830588

Опубликовано: 15.05.1981

Авторы: Бородин, Колосков, Константиновский, Лемуткин

МПК: G11C 29/00

Метки: встроенным, долговременное, запоминающее, контролем, устройствосо

...другойвход порогового элемента подключенк выходу блока памяти.На чертеже представлена функциональная схема предлагаемого устройстВаеУстройство содержит блок 1 памяти, состоящий из запоминающих сегментов 2, дешифратор 3, регистр4 адреса, блок 5 управления, буферные регистры б и 7, компаратор 8,счетчик 9, пороговый элемент 1 О,выходы.11 и 12 компаратора 8.Устройство работает следующимобрбзом,Для обеспечения работы устройства в дополнительный контрольный разряд каждого слова в режиме записизаписывается логическая "единица"Известно, что наибольшему разрушению от всех разрушающих факторовподвергается при хранении "единица"В процессе считывания информациииз ДЗУ изменяющаяся величина выходного сигнала записанной "единицы"с дополнительной...

Номер патента: 830589

Опубликовано: 15.05.1981

Авторы: Антошкин, Борискин, Семенов, Тимашев

МПК: G11C 29/00

Метки: запоминающее, оперативное

...подключен ко входу блока управления,введены дополнительные инверторы,входы которых подключены к соответствующим выходам блока усилителей,одни входы блока контроля подключенык соответствующим выходам блокаусилителей, к выходам дополнительных инверторов и ко входам информационного регистра, управляющие входы дополнительных инверторов подключены к соответствующим выходамблока управления.На чертеже приведена структурнаясхема устройства,Устройство содержит адресный регистр 1, дешифратор 2, накопитель 3,блок 4 усилителей, инверторь 1 5, элементы НЕ 6, первые элементы И 7, вторые элементы И 8, элементы ИЛИ.9, информационный регистр 10, блок 11 контроля, блок 12 управления, адресныешины 13, управляющие шины 14 и информационные шины 15Устройство...

Номер патента: 832603

Опубликовано: 23.05.1981

Авторы: Белов, Дербунович, Диденко, Сирченко

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...числом единиц в коде. Работа устройства в девятом цикле контроля аналогична работе устройства в первом цикле контроля. В десятом цикле контроля на всех выходах, за исключением четвертого, блока 1 управления, формируются те же сигналы, что и во втором цикле контроля. При этом генерируется четвертое подмножество адресов А , которому принадлежат двоичные адреса с нечетным числом единиц в коде.Дальнейшая работа устройства в десятом - шестнадцатом циклах контроля аналогична работе его в первых восьми циклах, за исключением того, что запись и считывание тестовой информации осуществляется по третьим А и четвертым А 4 подмножествам адресов.Таким образом, для обнаружения кон стантных неисправностей в блоке оперативной памяти...

Номер патента: 832604

Опубликовано: 23.05.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, постоянное, устройствос

...накопителей 1,1-1.М, формируется трехразрядный контрольный код, представляющий собой сочетание трех признаков.5Поскольку каждый из накопителей1. 1-1,М является четырехразрядным,то для формирования признаков, составляющих контрольный код, записываемоечисло разбивается на группы по четыреразряда. Для формирования первогопризнака контрольного кода а каждойгруппе из четырех разрядов выбираются первый, второй и четвертый разряды, которые подаются на входы формирователя сигнала четности 3.1, гдевырабатывается признак четности илинечетности информации выбранных разрядов, и полученный результат записывается в первый контрольный разряднакопителей 1.1-1.М. Для формирова ния второго признака контрольногокода из каждых четырех разрядов...

Номер патента: 834770

Опубликовано: 30.05.1981

Автор: Чернориз

МПК: G11C 29/00

Метки: автоматичес-ким, восстановлением, запоминающее, работоспособности

...входами элементов И 14 и 15,вторые входы которых являются другими управляющими входами 16 устройства, имеющего информационные входы 17, Выходы элементов И 14 и 15 соединены с управляющими входами коммутаторов 4-6.Выходы блока 7 соединены с адресными входами одноименных накопителей 3 групп 1 и 2,Устройство работает следующим образом.При отсутствии неисправностей в основных накопителях 3 блоком 7 вырабатывается сигнал выборки с уровнем 1 на одном из выходов 8, разрешая обращение к подключенным к нему 4 одноименным накопителям 3 групп 1 и 2. На остальных выходах 8 - уровень 0. На все входы 16 подан сигнал с уровнем О. При этом на выходах элементов И 14 и 15 будет также уровень 0, который запрещает подачу входной информации на...

Номер патента: 834771

Опубликовано: 30.05.1981

Авторы: Исаев, Огнев, Розанов

МПК: G11C 29/00

Метки: запоминающее, само-контролем

...входе счетчика 10 и сигнал Регенерация (логическая единица), стробирующий мультиплексор 11 и элемент И-НЕ 7. Так как оба входа этого элемента находятся в состоянии логической единицы, то логический 0 на его выходе переключает выходы всех элементов И 2 в состояние 0, что обеспечивает одновременное обращение по всем столбцам накопителей 1 во время регенерации. Адреса регенерации формируются на счетчике 10 и при наличии сигнала Регенерация через входы мультиплексора 11 поступают на адресные входы накопителей 1. После полного перебора адресов на счетчике 10 выход формирователя синхроимпульсов 8 перебрасывается в нулевое состояние и регенерация заканчивается.В режиме диагностирования выполняется циклическая перезапись и считывание по всем...

Номер патента: 836682

Опубликовано: 07.06.1981

Автор: Барашенков

МПК: G11C 29/00

Метки: запоминающее, само-контролем

...информации: элементы И 6 пропускают кодвнешнего адреса шины при наличии обращения к ЗУ по шине 9 или код адресаячейки ассоциативного накопителя 2, полученный в результате поиска при отсутствии обращения; сумматоры 4 и 3образуют значения основной и рвзностной значений контрольных сумм, полученных в процессе считывания иврормациинакопителей 1,2. Блок управления 5 обеспечивает синхронизацию работы устройства.Устройство работает следующим образом,Предварительно, перед началом работы производится заполнение накопителей 1и 2 кодами "О", для чего на адреснуювнешнюю шину 7 подаются последовательно коды адресов, на шину обращения 9 - сигнал обращения к ЗУ, а начисловую входную шину 10 и на числовойвход накопителя 2 - от блока управления...

Номер патента: 841059

Опубликовано: 23.06.1981

Авторы: Карпухин, Коекин

МПК: G11C 29/00

Метки: запоминающее, исправ-лением, ошибок

...выходов блока 11. Входы формирователя 5 подключены к одним из выходов регистра 4, а выходы - к другим информационным входам накопителей 12 и первым входам сумматоров 6, вторые входы которых соединены с другими выходами регистра 4, а выходы - с первыми входами элементов И 7, выходы которых подключены к одним из входов элементов ИЛИ 9, выходы которых соединены со входами дешифратора 10. Первые входы элементов И 8 подключены к другим выходам регистра 1, а выходы - к другим входам элементов ИЛИ 9 и первым входам сумматоров 14, вторые входы которых соединены с другими выходами блока 15, а-выходы - . с другими входами регистра 16. Вторые входы элементов И 7 и 8 подключены к другим выходам блока 11.1 о теля 12. С выхода сумматора 6 при наличии...

Номер патента: 841060

Опубликовано: 23.06.1981

Авторы: Бабаев, Бакакин, Исаев, Новоселов, Толчинский

МПК: G11C 29/00

Метки: блоковпамяти

...4 управления. На подключенные точки коммутатора поступают стимулирующие воздействия с первого формирователя 2 и ответная реакция ОК на воздействия, которая контролируется блоком 6 измерения параметров сигналов.Проверка ОК начинается от пускового импульса с пульта 5 управления, поступающего в блок 4 управления.При этом формируется первая команда, по которой подключаются заданные точки и включается блок 15 синхронизации, вырабатывающий импульсы, определяющие последовательность операций. Формат команды и количество операционных тактов определяется текущим видом измерения, установленны м блоком 13 зада ния режимов. Переход к следующему виду контроля управляется блоком 3 сравнения, который контролирует адрес перехода к следующему виду и...

Номер патента: 841061

Опубликовано: 23.06.1981

Авторы: Ицкович, Когутенко, Мерзляк

МПК: G11C 29/00

Метки: блоковпамяти

...вход первой схемы сравнения 4, на второй вход которой приходит считываемая из ОЗУ информация. Все триггеры сброшены в О. Первый триггер 6 разрешает прохождение импульсов счета от синхронизатора 2 через элемент И - ИЛИ 12 на счетный вход счетчика 13, второй триггер 7 разрешает прохождение импульсов начальной установки на вход установки счетчика 13 через элео 5 2 О 25 зо 35 40 4мент И 11, третий триггер 8 разрешает формированиее второй схемой сравнения 5 сигнала выборки при равенстве кодов счетчика 13, поступающего через мультиплексор 15 и адреса на кодовой шине адреса. В режиме контроля одной ячейки ОЗУ мультиплексор 15 подключает ко второй схеме сравнения 5 формирователь адреса 14. При несовпадении записываемого и считанного кодов...

Номер патента: 841062

Опубликовано: 23.06.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающем, исправленияошибок, кодов, корректирующих, обнаружения, спомощью, устройстве

...содержит накопитель 1, регистр 2, блок 3 декодирования, выход которого является выходом 4 устройства, регистр 5, блок 6 определения отказавших разрядов, схему 7 сравнения, блок 8 коррекции.Устройство работает следуюгцим образом.Пусть для хранения и передачи информации используется корректирующий код с постоянной мощностью, равной 1,т. е. код, исправляющий от 1 до 1 ошибок включительно. При считывании кодового слова с накопителя 1 на регистр 2 производят его декодирование в блоке 3 декодирования. При декодировании определяют значения контрольных разрядов, опрос которых показывает, в каких именно разрядах имеются ошибки. Если опрос контрольных разрядов покажет отсутствие ошибок, то кодовое слово считают безошибочным и выдают на выход 4,...

Номер патента: 841063

Опубликовано: 23.06.1981

Авторы: Болдырев, Конопелько

МПК: G11C 29/00

Метки: запоминающее, матрич-ного, самоконтролем, типа

...10 сигналы, соответствующие синдромам кода Хемминга информационных разрядов, т. е. формируются все двоичные числа размерности г = Год (и+ + 1), где п - общая длина слова, за исключением чисел, содержащих одну единицу, и нулевого числа.При этом возможны следующие случаи: 1. Опрашивается разряд накопителя 1, соответствующий входному адресу, содержашему любое из двоичных чисел длины гп = 25 = г - 1 за исключением чисел, содержащих одну единицу в адресе, и нулевого числа. При этом на входы 8 и 9 блока 10 поступают нулевые сигналы, а следовательно, на выходах блока 1 О кодирования повторяется число, имеющееся на входе дешифратора 7,дополненное нулевым сигналом с выхода элемента ИЛИ. 2. Опрашивается разряд накопителя, соответствующий входному...

Номер патента: 841064

Опубликовано: 23.06.1981

Авторы: Мамджян, Слуцкий

МПК: G11C 29/00

Метки: блоковоперативной, памяти

...которого подключен к первому выходу блока 1. Входы коммутатора 11 подключены соответственно к третьему выходу блока 1 и выходам счетчиков 6 и 8, а выходы - к другим входам сумматора 9, выходы которого соединены с другими входами коммутатора 3. Выходы коммутатора 11 являются другими выходами устройства.Устройство работает следующим образом Первоначально все счетчики 4, 6, 7, 8 и 12 и триггер 5 устанавливаются в исходное нулевое состояние. Формирование кода адреса блока 14 памяти производится с помощью счетчика 6, работающего на сложение, счетчика 8, работающего на вычитание, и коммутатора 11. На вход коммутатора 11 с блока 1 управления подается сигнал, позволяющий коммутировать выходы счетчиков 6 и 8, с которых снимаются адресные сигналы....

Номер патента: 841065

Опубликовано: 23.06.1981

Авторы: Обухович, Семавин

МПК: G11C 29/00

Метки: защиты, памяти

...ячейкам памяти.Счетчик 12 предназначен для подсчета числа неудачных попыток обращений к закрытым ячейкам памяти и для регистрации в блоке 1 регистрации адреса.Устройство работает следующим образом, В начальном состоянии производится установка триггеров 4, для чего на шины 9 подаются коды адресов ячеек памяти, доступных данной программе. При этом на соответствуюших выходах дешифратора 2 появляются сигналы, которые через ключевые элементы 3 устанавливают соответствуюшие триггеры 4 в единичное состояние, подготавливая тем самым срабатывание элементов И 5. Триггеры 4 в единичном состоянии определяют допуск к соответствуюшим ячейкам памяти.Кодовый адрес запрашиваемой ячейки поступает в блок 1 и дешифратор 2. На соответствуюшеи выходе...

Номер патента: 842968

Опубликовано: 30.06.1981

Авторы: Зернов, Кузнецов, Федоров

МПК: G11C 19/00, G11C 29/00

Метки: регистрасдвига

...содержит сумматоры 1 и 2, элемент ИЛИ 3, триггер 4 четности, блок 5 свертки по модулю два, первые информационные шины 6, - 6 в (где и - число разрядов двоичного числа), выход 7 сумматора 2 является выходом устройства, шины 8 и 9 управления сдвигом, шину 10 управления записью информации, вторую информационную шину 11, регистр 12 сдвига и выходы 13.1 - 13 п регистра 12 сдвига.Устройство функционирует следующим образом.Сумматор 1 сравнивает информацию на шине 9 и выходе 13 П, регистра сдвига. В случае неравнозначности на выходе сумматора 1 появляется логическая единица, которая через элемент ИЛИ 3 поступает на вход триггера 4 четности, который определяет четность числа единиц в контролируемом регистре 12 сдвига.Если сдвиг...

Номер патента: 842973

Опубликовано: 30.06.1981

Автор: Спиваков

МПК: G11C 19/00, G11C 29/00

Метки: автономным, буферное, запоминающее, контролем, устройствос

...частота которых не ниже частоты записи информации.На вход 12 постоянно поступают импульсы опроса, форма и частота которых совпадают с формой и частотой импульсов на входе 9, а фаза отстает, Фазовый сдвиг определяется быстродействием регистров 1 и блоков 8.Для записи информации в запоминающее устройство на вход 10 поступает запрос на запись. Информация со входов переписывается в первый регистр 1 по переднем- фронту тактового импульса при наличии единичного потенциала на нулевом выходе триггера 2 этого регистра и запроса на запись, -Если запись информации в регистр происходит верно, то по переднему фронту сигнала опроса триггер 2 первого регистра 1 устанавливается в единичное состояние.Единичный потенциал с выхода первого триггера...

Номер патента: 842974

Опубликовано: 30.06.1981

Авторы: Аржеухов, Исаев, Степанова, Ускова

МПК: G11C 29/00

Метки: двум, записью, магнитных, накопителейс, сигнала, уровням

...к усилителю 31 записи. Выход 13 элемента ИЛИ 10 соединен со входом элемента 40 задержки и узлом 42 контроля, вход которого соединен с блоком 4 управления, а выход - со схемой 22 фиксации сбоя, Выход анализатора 41 соединен с нулевым входом триггера 43, единичный вход которого соединен с блоком 4 управления. Выходы триггера 43 подключены к управляющим входам элементов И 44 и 45, выходы которых подключены к элементу ИЛИ 46, выход которой соединен с выходом устройства. Элемент 40 задержки через преобразователь 47, который преобразует инвертированные при записи последовательности в прямой код, соединен с информационным входом элемента И 44 и непосредственно к информационному входу элемента И 45.На фиг. 2 представлены временные диаграммы, где...

Номер патента: 842975

Опубликовано: 30.06.1981

Авторы: Диденко, Загарий, Конарев, Николенко, Синянский

МПК: G11C 29/00

Метки: запоминающее, отключении, питания, сохранениеминформации

...выходом устройства соответственно. Вход второго порогового элемента 6 подключен ко входу первого порогового элемента 5, а выход - к информа.ционному входу триггера 9, управляющийвход которого соединен с четвертым выходом блока 4 сопряжения и входом элемента 1 О задержки. Выход элемента 10 задержки подключен к первому входу элемента ИЛИ 11, второй вход которого соединен с выходом триггера 9, а выход - совторым входом второго переключателя 8.Устройство работает следующим образом, Пороговые элементы 5 и 6 содержат ста-билитроны, напряжения стабилизации которых определяют уровни срабатывания пороговых элементов. Уровень напряжения на выходе 12 основного источника питания, при котором срабатывает первый пороговый элемент 5, ниже...

Номер патента: 842976

Опубликовано: 30.06.1981

Авторы: Андреева, Городний, Корнейчук, Лазинцев, Орлова, Палкин, Рудниченко, Рычагов

МПК: G11C 29/00

Метки: блоке, исправления, ошибокв, памяти

...в блок 19 памяти по адресу, хранящемуся в его регистре 20 адреса.В цикле чтения считанное информационное слово поступает в регистр 1 прямого кода, а с его выхода - на сумматоры 3 по модулю два, которые формируют контрольнЫе разряды в соответствии с алгоритмом образования кода Хэмминга., В случае отсутствия ошибок во всех контрольных разрядах информационное слово с первого выхода регистра 1 прямого кода через первый элемент И 8, элемент ИЛИ 10 и выходной регистр 11 поступает на первый информационный выход 14 устройства.Если же искажающие информацию отказы имеют место, то по сигналам блока 4 управления осуществляется коррекция считанной информации. Для этого с регистра 1 прямого кода снимается инверсное значение информационного...

Номер патента: 842977

Опубликовано: 30.06.1981

Авторы: Городний, Дичка, Дробязко, Корнейчук, Орлова, Рычагов, Юрчишин

МПК: G11C 29/00

Метки: автономнымконтролем, запоминающее

...же имеет место неравенство, то по сигналу со схемы 15 сравнения в маркерный разряд регистра 6 записывается О. Обозначается: логическая 1 в маркерном разряде означает, что ячейка ис-правна; О - в ячейке имеются отказавшие разряды. Первоначально во всех маркерных разрядах ячеек накопителя 1 записана 1.Запись О в маркерный разряд регистра 6 означает, что ячейка, к которой осуществляется обращение, содержит отказавшие разряды. В этом случае необходимо определить номера отказавших разрядов с тем, чтобы записать информацию в оставшихся исправные основные и дополнитель 35 ные разряды, т. е. выполнить развертку числа. При считывании развернутого числа из отказавшей ячейки оно выбрано из исправных разрядов этой ячейки, т. е. выполняется...

Номер патента: 842978

Опубликовано: 30.06.1981

Автор: Кудрявцев

МПК: G11C 29/00

Метки: блоков, па-мяти

...контрольная инфор мация для проверки блока памяти находится на блоке 5 ввода информации. По сигналу Пуск, поступающему через первый элемент ИЛИ 16 на блок 5 ввода информации, производится запись конечного адреса массива в регистр 1 адреса. Второй триггер 11 устанавливается в положение 1 (запись) или 0 (считывание), третий триггер 12 - в положение 1, если осуществляется запись информации из контролируемого блока 25 памяти в блок 5 ввода информации, или 0, если записывается информация из блока 5 ввода информации - в контролируемый блок 25 памяти (в режиме считывания положение третьего триггера 12 безразлично). Первый триггер 1 О устанавливается в исходное состояние 1, при этом ЗО срабатывает первый элемент И 2, и импульсы с генератора...

Номер патента: 842979

Опубликовано: 30.06.1981

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлениемошибок

...подобным образом А признаков четности и хранящиеся в А контрольных разрядах каждого слова, позволяют определить при декодировании не только наличие ошибки, но и определить номера отказавших разрядов по тем из А признакам четности, в которых происходит ошибка. Обнаружение ошибки и определение номеров отказавших разрядов производится следующим образом, В первом блоке 4 контроля производится аналогичная выработка А признаков четности из считываемых информационных разрядов, т, е. складываются по модулю два между собой: первые разряды со всех модулей, вторые разряды со всех модулей, , А-ые разряды со всех модулей. Полученные А признаков сравниваются со значением контрольных разрядов и при наличии ошибок они проявляются в тех...

Номер патента: 842980

Опубликовано: 30.06.1981

Авторы: Борисов, Брауде-Золотарев

МПК: G11C 29/00, H03M 13/49

Метки: запоминающее, самоконтро-лем

...и накопителя 1, где производится запись в некоторый элемент памяти, позиция которого определяется адресным сигналом, формируемым в блоке 3.2 управления адресом. Момент осуществления записи определяется сигналом, формируемым в блоке 3,1 управления режимом. После завершения записи в накопителе 1 и в детекторе 5 ошибок происходит под действием сигнала управления режимом из блока 3,1 нестирающее считывание формирователем 4 и сравнение символа контрольного считывания с информационным символом в детекторе 5 ошибок.При совпадении этих символов в детекторе 5 ошибок формируется сигнал. ФО и далее предлагаемое устройство работает обычным образом. При несовпадении этих символов в детекторе,5 ошибок формируется сигнал 1, который управляет в...