G11C 29/00 — Контроль правильности работы запоминающих устройств; испытание запоминающих устройств во время режима ожидания или автономного режима работы

Номер патента: 1737515

Опубликовано: 30.05.1992

Автор: Конопелько

МПК: G11C 29/00

Метки: декодирования, коррекции, модулей, ошибок

...информационными выходамиустройства. 5В изобретении используется проверочная матрица модульного кода; в качествеконкретного выполнения на фиг, 4 представлена матрица кода (24; 16), позволяющего корректировать модули ошибок длины 10Ь4. Возможности этого кода по коррекции модулей ошибок известны, поэтому доказательства коррекции любых одиночныхошибок или модулей ошибок длины Ь4 вобрабатываемых кодовых словах можно не 15приводить, Также нет необходимости доказывать, что данный модульный код корректирует пакет ошибок длины р 3.Известно также, что синдромы пакетаошибок отличаются друг от друга при длине 20пакета р3, В примерах конкретного исполнения на фиг. 2 и 3 рассматриваетсяреализация части блоков элементов И иИЛИ для матрицы Н 1(фиг....

Номер патента: 1741174

Опубликовано: 15.06.1992

Авторы: Гунько, Иванов

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, оперативное

...на входе 15 блока 6 анализа ошибок устанавливается сигнал логического нулясигнал, поступивший на синхровход . блока 6, устанавливает последний в исходное состояние. Одиночный дефект скорректлрован, Возможность коррекции многократных дефе.,товзависит от сочетания видов и расположения дефектов по разрядам данной ячейки и вида записываемого в ячейку слова.,Если происходит несовпадение обратных кодов на входах блока 5, на входе 15 блока 6 анализа ошибок остается сигнал логической единицы, что с поступлением сигнала на синхровход 17 приводит к появлению сигнала "Неисправимая ошибка" на контрольном выходе 13 устройства (фиг. 4).Режим считывания, В регистр 2 поступает адрес требуемой ячейки, на вход 12 поступает сигнал "Считывания"....

Номер патента: 1741177

Опубликовано: 15.06.1992

Авторы: Конопелько, Тарасов

МПК: G11C 29/00

Метки: декодирования, коррекции, модуля, ошибок

...ошибочных разрядов в модулях и вторыми входами блока элементов И 11, первые входы 12 блока элементов И соединены с выходами блока сравнения, а выходы 13 - с вто;ми входами блока сумматоров по модулю два, выходы 14 которых являются выходами устройства,,о о В предложенном устройстве используются проверочная матрица модульного кода, не содержащая в информационных модулях единичных подматриц. В качестве конкретного выполнения на фиг, 2 представлена проверочная матрица Н 1 кода (16,8), .задаваемого полиномом Р(Х) = х+Х+1, позволяющая корректировать мо 4дуль ошибок длины Ь 4, Возможности этого кода по коррекции модуля ошибок известны, поэтому доказательства коррек. ции кодом модуля ошибок длины Ь в обрабатываемых словах можно не приводить.В...

Номер патента: 1751818

Опубликовано: 30.07.1992

Автор: Емельяненко

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекции, ошибок, цепей

...Таким образом, при 2 п-м считывании информации с накопителя 13 (п=1,2.3,) после установки в единичное состояние разряда регистра 8 состояния в регистр 1 контрольных разрядов. записывается информация одновременно с занесением информации в регистр 2. При 2 пм считывании информации с накопителя 13 заносится только в регистр 2, информация в регистре 1 контрольных разрядов не изменяется и на вход блока 3 анализа синдрома поступает информационное слово, которое считано с накопителя 13 при 2 п-м обращении, и контрольное слово, которое считано с накопителя 13 при 2 п-м обращении, Так как запись информации в накопитель 13 в режиме диагностики осуществляется так же, как в основном режиме, то в накопитель 13 записаны массивы информации, при...

Номер патента: 1751819

Опубликовано: 30.07.1992

Авторы: Кульков, Терещенко, Хорошев

МПК: G11C 29/00

Метки: запоминающее, резервированное

...который закрыт нулевым уровнем с выхода е формирователя 13, поэтому импульс на выходе элемента И 51 отсутствует. 3-й ТИ поступает с выхода д формирователя 13 на входы выборки блоков 1-3 и сумматоров 7 - 9, в результате происходит записьданных с входов 56 - 58 в соответствующие блоки 1 - 3 памяти по заданному адресу, Одновременно в сумматоре 7 происходит суммирование данных Д 1 и Д 2 с входов 56 и 57; в сумматоре 8 - данных Д 2 и ДЗ с входов 57 и40 58, в сумматоре 9 - данных Д 1 и ДЗ с входов56 и 58 устройства, С выходов сумматоров 7,89 данные поступают на информационные входы блоков 4, 5 и 6 памяти соответст 5 венно, на адресные входы которыхпоступает код адреса с адресного входа 59устройства,4-м ТИ с выхода формирователя 13 управляющих...

Номер патента: 1751820

Опубликовано: 30.07.1992

Авторы: Антипова, Сорока

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, резервированное

...39), входы интервала. Первый 46(47, 48) и второй 52 (53, 46 (47, 48), 49 (50, 51), 52 (53, 54) и выходы 40 40 54) входы блоков управления коррекцией 5(6, (41, 42), 43 (44, 45) блоков 5 (6, 7) управления 7) соединены с входамиустановкитриггера 56 коррекцией, коррекции, выход которого соедйнен с перАдресные входы 26 - 28 устройства соеди- вым входом управления корректора 55, с вхонены с адресными входами накопителей 1 - 3 и дом формирователя 57 временногоинтервала с входами второго блока мажоритарных эле и с вторыми выходами 40(41, 42) блоков 5(6, ментов 15, выход которого соединены с адрес) управления коррекцией, Выход формироным входом накопителя 4 корректирующих вателя 57 временного интервала соединен с кодов, информационные...

Номер патента: 1751821

Опубликовано: 30.07.1992

Авторы: Куранов, Павлов

МПК: G11C 29/00

Метки: блоков, оперативной, памяти

...задержки, первый 5 и второй 6 триггеры, первый 7 и второй 8 элементы И, первый мультиплек сор 9, анализатор 10 кодов, первую 11 и вторую 12 группы элементов ИСКЛЮЧАЮ-ЩЕЕ ИЛИ, второй 13 и третий 14 мультиплексоры, счетчик 15 циклов, дешифратор 16 циклов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35 17,переключатель 18, причем первый 19 и второй 20 разряды счетчика 2 соединены с входами дешифратора 3, третий 21 разряд счетчика 2 является выходом задания режима устройства и соединен с входом мульти плексора 13 и вторым управляющим входом анализатора 10 кодов, четвертый 22 разряд счетчика 2 соединен с вторым входом мультиплексора 13 и с первым входом второго элемента И 8, первый 23. выход дешифрато ра 3 соединен с входом линии 4 задержки и первым входом...

Номер патента: 1753492

Опубликовано: 07.08.1992

Авторы: Беккер, Степанов, Фомин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...- разрядность щие через мультиплексоры 19 и 24 слова, которые записываются в накопитель накопители, не содержащие ошибки или 6 информации, образуя трехмерную струк- сбои, к входу блока 4 сравнения,туру. Запись информации осуществляется с В блоке 4 сравнения сравниваются зтапомощью счетчика 8 размера информацион лонные наборы х, у, л с вновь, полученными. ного набора и счетчика 9 информационных Результаты сравнения записываются в блок наборов. При записи пакета рабочей инфор регистров сбойных адресов, Параллельно мации одновременно Формируются три.кон- осуществляется передача рабочей инфортрольных набора х, у, г, Набор х образуетмации из накопйтеля 6 в накопитель 14 восконтрольные разряды, полученные с по становленный информации,...

Номер патента: 1756892

Опубликовано: 23.08.1992

Авторы: Климович, Лобков

МПК: G06F 11/08, G11C 29/00

Метки: обнаружения, ошибок, регистре, сдвига

...16 контро-пульса на выходе 15 устройства появляетсялируемого регистре истра 1 сдвига, сбрасывается 45 единичный сигнал ошибки.в соста(устанавлиоается в нулевнулевое состояние) триг- При использовании устроиства вНСВТгер 8 ошибки и триггер 9 четности перехо- . ое системы встроенногоконтроля МСВдит о состояние, дополняющее состояние сигнал с оыхода 15 может быть подан нарегистра до четности.16 етности. Первый блок 2 оп- вход прерывания микропроцессора, котоределения четности вычи , - : ьвычисляе- четность 50 рь,й, прекратив выполнение основной просодержимого регистра и тс 16 риггера 9 чет- граммы, переходит к программе обработкиности, Если содержимое ч, Е оечетно то на инфор- прерывания для выявления причин его возмационный вход...

Номер патента: 1772804

Опубликовано: 30.10.1992

Авторы: Соловей, Фролов

МПК: G06F 11/16, G11C 29/00

Метки: регистра, сдвига

...3,регистр 11, а триггер 10 переоодится в нулевое состояние. Если в цепях сброса всех разрядов проверяемого регистра отсутствуют неисправности, то на первом выходе дешифратора 7 сформируется единичный сигнал и тогда очередной тактовый импульс, пройдя через элемент И-НЕ 8, переключит триггер 9 в нулевое состояние, В дальнейшем работа устройства осущестоляется аналогично,Если в цепях сброса одного или нескольких разрядов проверяемого регистрасдвига 11 имеготся неисправности, то после занесения о эти разряды единичных сигналоо они сохранят эти значения и после дейстоил сигнала сброса с выхода триггера 9Поэтому дешифратор 7 на своем третьем выходе не сформирует единичного сигнала, в результате чего триггер 9 останется в единичггом состоянии,...

Номер патента: 1774380

Опубликовано: 07.11.1992

Авторы: Дудукин, Рудычев, Сычев, Шарапов

МПК: G11C 29/00

Метки: блоков, многоразрядной, оперативной, памяти

...14 задержки, вход которого соединен с выходом третьего элемента И 4. Выход элемента И - НЕ 30 соединен с входом установки в единицу генератора 7 псевдослучайной последовательности. Выходь 1 первого регистра 31 соединены с первой группой входов коммутатора 8 и группой входов пятого элемента И 6. Информационные входы генератора 7 псевдослучайной последовательности являются информационными входами.24 устройства, Выход блока 15 сравнения соединен с первым входом четвертого элемента И 5, выход которого является сигнальным выходом 20 устройства. Второй вход четвертого элемента И 5 соединен с инверсным выходам второго триггера 12. Входы установки в единицу и ноль второго триггера 12 являются соответственно третьим 18 и четвертым 19...

Номер патента: 1783583

Опубликовано: 23.12.1992

Автор: Емельяненко

МПК: G11C 29/00

Метки: коррекции, обнаружения, ошибок

...2 ИЛИ 14 производит сбростриггера 15 и счетчика 17. Инверсный выходсчетчика 17 разрешает через элемент И 10прохождение сигнала с выхода устройства5 10 15 20 25 30 35 40 45 50 55 управления 9 на стробирующий вход регистра контрольных разрядов 2 одновременно с сигналов поступающих на стробирующий вход информационного регистра 1, После окончания информационной установки процессор снимает нулевой сигнал на входе ЕР и дальнейшая работа устройства осуществляется аналогично работе прототипа, Устройство работает в двух основных режимах, соответствующих циклам записи и считывания с ЗУ. В цикле записи происходит процесс кодирования, т.е. формирование контрольных разрядов иэ информационных в соответствии с кодом Хэмминга, Каждый контрольный...

Номер патента: 1785040

Опубликовано: 30.12.1992

Авторы: Бородавко, Корженевский, Уханов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...29 коррекции ошибок, 20 да Рида-Соломона,вьход которого является.информацйонным.:;: . Блок 19 обнаруженйя ошибок содержит8 выходом устройства, кроме того, разряды,":. блоки обнаружения ошибок в 1-.том модуле,выхода первого блока 20 формирователя". элемент ИЛИ, элемент ИЛИ-НЕ и элеменгсиндрома соединены С соответСтвующими И, Каждай блокобнаруженияошибокв 1-том, .разрядами первого входа блока 24 сравне модуле содержит группу сумматоров по мония, с разрядамй четвертого входа блока 28: . дулю два и элемент И, Функциональная схеанализа ошибок и с вторыми входами соот-:ма . и описание работы блока 19ветствующих элементов И первого 26 блока, . обнаруженйя ошибок приведены в (4).: выход блока 28 сумматоров по модулю дваподключены к второму входу...

Номер патента: 1785041

Опубликовано: 30.12.1992

Авторы: Воловник, Савинова

МПК: G11C 29/00

Метки: исправления, обнаружения, ошибок

...является оптимальной дляисйравленйя одиночных пакетных ошибок иобнаружения Двойных ошибок в полупроводниковых системах хранения информации,Расширенные (по сравнению с прототипом) Функцйональные возможности заявленного устрриства объясйяютСя гем, что"данное устройство способно исправлятьошибки различйой конфигурации, а именно,двойные, групповые и пакетные ошибки (иих сочетания), а также обнаруживать трехчетырехбитовые ошибки; двойные ошибкиЗаписи, и т,п, -Позтомузаявленное устрОйство можетбыть оптимально использовано в вычисли-тельных сетях, представляющих собой симбиоз ЭВМ, запоминающих устройств и:линий связи, имеющих разную специфйкувознйкновенйя ошибок и их конфигурацию,Прймеыение заявленного устройства ввычислительных сетях...

Номер патента: 1785042

Опубликовано: 30.12.1992

Авторы: Лелькова, Насакин, Погорелов

МПК: G11C 29/00

Метки: диагностирования, оперативной, памяти

...ошибки. Получаем А(7,8) =- О, А(9) = 1, Таким образом сформировался5 10 15 20 25 30 35 40 45 ваются в исходное состояние триггеры 76 -82 через соответствующие им элементыИЛИ 65, 67, 71, 69, 70, 73, 72, счетчик 86логаута устанавливается в состояние "О". С приходом сигнала суммарной корректируемой ошибки на управляющий вход 29 регистра 62 сдвига начинает вырабатывать следующие такты;1 такт - триггер 76 устанавливается в состояние единицы и сигнал управления чтением блока 15 через элемент ИЛИ 68 поступает на выход 32 блока 13;2 такт - вырабатывается сигнал управления переписью содержимого блока 15 на счетчик 16 (выход 37 блока 13);3 такт - сбрасывается триггер 76 через элемент ИЛИ 63 и формируется сигнал "плюс" единица (выход 38 блока...

Номер патента: 1791851

Опубликовано: 30.01.1993

Авторы: Шашко, Шляхов

МПК: G11C 29/00

Метки: запоминающее

...отличия".На чертеже изображена структурная схема предлагаемого устройства,Устройство содержит блок 1 кодирования, первую и вторую группы регистров 2, 3 сдвига, содержащих секции 4 сдвига, накопитель 5, содержащий колонки б микросхем 7 памяти, мультиплексоры 8, декодер 9, адресные входы первой группы устройства 10, 17918515 10 15 20 25 30 35 40 45 50 55 входами 10 первой группы устройства, входы управления мультиплексоров 8 обьединены и являются адресными входами 11 второй группы устройства, выходы мультиплексоров 8 соединены с соответствующими входами декодера 9, выходы которого подключены к выходной информационной шине 14, Организация связей между адресными входами первой группы устройства выполнена аналогично известному...

Номер патента: 1795522

Опубликовано: 15.02.1993

Авторы: Кочин, Лукьянович, Супрун

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...3, б и 9 соответственно установлены в нулевое состояние. По сигналу "Пуск" блок 2 управления начинает формировать тактовые импульсы, импульсы обращения и импульсы синхронизации, следующие с рабочей частотой Г проверяемого блока 14 постоянной памяти,Тактовые импульсы поступают на вход третьего счетчика 9 и на второй вход второго коммутатора 8, импульсы обращения - на проверяемый блок 14 постоянной памяти и вход формирователя 10 сигнала "Строб", а импульсы синхронизации - на вход синхронизации блока 1 логического анализа. С выхода третьего счетчика 9 сигнал типа "меандр" поступает на управляющий вход первого коммутатора 7 и первый вход второго коммутатора 8, с выхода которого тактовые импульсы с частотой 0,5 Р поступаютна первый...

Номер патента: 1798815

Опубликовано: 28.02.1993

Автор: Четвериков

МПК: G11C 11/41, G11C 29/00

Метки: восстановлением, динамическое, запоминающее, информации

...на входе 20 устройства устанавливается состояние логического нуля на время, необходимое для просмотра всего объема памяти и исправления ошибок, В этом случае со входа 20 устройства логический нуль поступает на вход управления мультиплексора 3, что устанавливает его в режим передачи информации с выхода мультиплексора 4 на вход установки триггера 16, тем самым разрешается его работа, и на вход блока 11 управления. Блок 11 управления начинает вырабатывать сигналы выборки строк и столбцов, которые поступают в накопители 2 и 5, Под воздействием этих сигналов в накопителях 2 и 5 происходит считывание информации по адресу, который поступает на адресные входы накопителей с выходов адресного счетчика 7 через мультиплексоры 1 и б. Считанная...

Номер патента: 1805502

Опубликовано: 30.03.1993

Авторы: Князькин, Колесников

МПК: G11C 29/00

Метки: регистра, сдвига

...со схемой контроля рсдвига, При этом чем меньше колразрядов в каждой группе, тем меньмени требуется на обнаружение нености в регистре сдвига,Если контролируемый регистр рется на неравные группы, напригруппы из и и К разрядов. где Кисхемой контроля соединяются выхоследнего разряда каждой из групп,жащих К и и разрядов, и выходы послразряда каждой группы из (и+ К) разРаботаустройства для контроляра сдвига осуществляется следующизом.На каждый из входов сумматора по модулю два 3 поступают сигналы с выходов контролируемого регистра сдвига 1 задержанные на и тактов рабочей частоты по отношению к сигналам, поступающим на соответствующие входы сумматора по модулю два 2, и на выходах дополнительного регистра сдвига 4 и сумматора по модулю...

Номер патента: 1805503

Опубликовано: 30.03.1993

Авторы: Николаев, Чумак

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...же ни в одной ячейке первого ассоциативного накопителя 19 адреса, совпадающего с адресом обращения, нет, т. е. Х 1 = =О, то кодовое слово записывается в накопитель 1 в прямом коде. (Оповещающий сигнал Х 1 = 0 поступает на первый 41 вход блока 18 управления и через элемент 68.НЕ открывает по одному из входов элемент 60 И, На второй вход элемента 60 И поступает единичный сигнал со входа 47, на третий - единичный сигнал с выхода 0 3 регистра 52510 15 20 второй 15 выходной регистр. В зависимостиот значения (и + 1)-го дополнительного 32.25разряда регистра 15 с регистра 15 выдается сдвига, что обеспечит установку в нуль третьего разряда регистра 52 и установку в единицу шестого разряда, Таким образом, сигналы У 4, У 5, Уб не формируются, а...

Номер патента: 1807525

Опубликовано: 07.04.1993

Авторы: Исаев, Пестряков

МПК: G11C 29/00

Метки: диагностического, оперативной, памяти

...которогопредставляет 1-триггерстроби руемый сигналом 25 от генератора импульсов 4 при наличии признака действительности данных с выхода триггера 29 и признака цикла чтения с выхода 23. Необходимость введения триггера 29 обуславливается тем, что первоначально в накопителе тестируемой ОП присутствует случайная информация ирезультаты чтения на "первом проходе" теста не несут полезной информации, При полном переборе всех адресов ОП на Мвыходе счетчика 2 старших адресов появляется сигнал 24, который устанавливаеттриггер 29 в состояние "Лог, 1", что соответствует появлению признака действительности данных, Этот же сигнал 24 из.меняет логическое состояние на одном из входов элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИНЕ, что приводит к тому, что если...

Номер патента: 1807566

Опубликовано: 07.04.1993

Автор: Конопелько

МПК: G11C 29/00, H03M 13/02

Метки: выходом, декодирования, коррекции, одиночных, одноразрядным, ошибок

...когда на . го мультиплексора соединены с информаци- выходах 14 и 15 присутствуют единичные бнными входами второго мультиплексора и сигналы, фиксируется наличие ошибки в Вторыми входами блока формирования чет- опрашиваемом разряде. В результате едииости, первые входы 13 которогосоединены 15 ничный сигнал с выхода 16 элемента И 5 в с выходами третьего мультиплексора, пер- сумматоре 6 инвертирует на обратный сигвый 14 ивторой 15 выходы блокаформиро- нал опрашиваемого разряда с выхода 17 еания четности соединены соответственно мультиплексора 2; на выход 18 устройства с первым и вторым входами элемента И, поступает исправленный сигнал опрашивавыход 16 которого соединенс первым вхо емого разряда.дом корректирующего сумматора по моду- Таким...

Номер патента: 1810909

Опубликовано: 23.04.1993

Автор: Звягинцев

МПК: G11C 29/00

Метки: корректор, ошибок

...- "0" и "1". Соответственно коэффициенты а 1 многочлена также могут. принимать только два указанных значения. Например, синдромный регистр для декодирования циклического кода, заданного порождающим многочленом У = х + х1 =5,15 20 а х, ао =- а 1 = аб = 1, а 2= аз = а 4 = О,=О ных информационных сигналов для синдромного регистра 1, используя для этого входные информационные сигналы корректора ошибок, поступающие, на вход 18 от источника сообщений, а также сигналы обсодержит 5 одноразрядных сдвигающих регистров, причем в замкнутом положении находятся только два крайних слева ключа, задающих коэффициенты а и а. Если коэффициенты а постоянны, то ключи 4 могут быть фиксированными запаянными) связями, Выходами синдромного регистра 1 являются...

Номер патента: 1812551

Опубликовано: 30.04.1993

Автор: Жаровин

МПК: G11C 29/00

Метки: анализатор, ошибок, памяти, резервированной, устройства

...не влияют на способ рел 1 онта,т.е, являются избыточными. Если не принимать в расчет избыточные ошибки, то максимальное количество ошибок, которые могут быть покрыты резервными элементами, равноО (пх + 1) пу+ (пу + 1) пх,а максимальное допустимое количество дефектных адресов равнойх = пх+ пу (пх+ 1) = пх+ пу+ пх пу;йх = пу+ пх (пу+ 1) = йх = й,Таким образом, при любом соотношениичисла резервных элементов 28 и 29 определяющими для ремонта памяти являютсяошибки, которые могут быть зафиксированы в памяти емкостью М элементовАнализатор работает следующим образом. Перед началом контроля резервированной памяти выполняется процедураначальной установки, при этом обнуляется каждая ячейка блока памяти ошибок 1, каждая ячейка регистратора...

Номер патента: 1817136

Опубликовано: 23.05.1993

Авторы: Ромбак, Яновский

МПК: G11C 29/00

Метки: регистров, сдвига

...устанавливающий в исходное состояние регистраторы 7 и 8 ошибки и конца контроля,двоичный делитель 2 и К-разрядный счетчик 9. В результате регистраторы 7 и 8 индуцируют отсутствие ошибок в работе проверяемых регистров 18 и 19 и контроль этих регистров, а все триггеры делителя 2 и счетчика 9 устанавливаются в нулевое состоя" ние, В результате этого появление первого же импульса на выходе генератора 1 приво дит к формированию на выходе ЛЭ 10 И сигнала положительной полярности, уста навливающего по входу 16 выбора режим работы устройства проверяемые регистры 18 и 19 в режим записи параллельного кодаПриходящий это же время с выхода генера- производится контроль правильности функтора 1 по тактовому входу 15 устройствэ на ционирования...

Номер патента: 1830548

Опубликовано: 30.07.1993

Авторы: Гаврилов, Фомин

МПК: G11C 29/00

Метки: блоков, памяти, постоянной

...ИЛИ 9 - на вход запись - чтение этого блока обеспечивая режим записи,Во время действия импульса "Продолжение проверки" триггер 9 остается в состоянии "0", и на первом управляющем входе коммутатора (младшем разряде) присутствует сигнал логической "1". На адресные входы блока оперативной памяти в это время через вторую группу входов коммутатора 11 подается код адреса ячейки, в которой был обнаружен сбой информации,Таким образом, по этому адресу в блоке оперативной памяти по сигналу "Продолжение проверки" производится запись логической "1".По заднему фронту импульса "Продолжение проверки", поступающему через элемент ИЛИ 10 на синхровход триггера 6, производится установка последнего в состояние "1", и на втором входе элемента И 8...

Номер патента: 1833919

Опубликовано: 15.08.1993

Авторы: Либерг, Фролова

МПК: G11C 29/00

Метки: оперативной, памяти

...Далее происходит считывание информации по всем адресам, в момент окончания которого в результате обратного опрокидывания триггера записи-чтения 2 сигнал с его инверсного выхода, пройдя через второй элемент ИЛИ 14 и второй демультиплексор 12, поступит на вход прямого счета и запишет единицу в счетчик кадров 4, В очередном кадре записи единица будет записана по первому адресу, так как блок сравнения 5 сработает в момент совпадения состояний счетчиков 1 и 4. По всем остальным ячейкам памяти будет записана нулевая информация,Такая последовательность работы будет соблюдаться до момента окончания первого цикла, то есть когда импульс с выхода прямого переноса счетчика кадров 4, пройдя через второй мультиплексор 16, не установит первый...

Номер патента: 1833920

Опубликовано: 15.08.1993

Автор: Панов

МПК: G11C 29/00

Метки: блоков, памяти

...46, шинные формирователи 47 и 48 блока 1. Младшие разряды адреса (АО-А 7) поступают в шины 32, 19 и подаются на соответствующие адресные входы блока 18 и блока 3. Старшие разряды адреса (А 8-А 15) поступают в шину 20 и записываются в регистр 95 сигналом АОЯТВ. Выходы регистра 35 подключаются на соответствующие адресные входы блока18.Так как нулевой канал контроллера 33запрограммирован на режим записи, тестовая последовательносгь считывается из блока 3 (сигналом 26 "чтение", который подается нэ 1-ый вход "чтение" блока) через10 20 блок сравнения 8 30 35 40 50 55 коммутатор 4 поступает в проверяемый блок 18 и записывается по сигналу 28 "запись в память". После окончания обслужйвания нулевого канала контроллер 33 выставляет сигнал ЕОР...

Номер патента: 1833968

Опубликовано: 15.08.1993

Автор: Конопелько

МПК: G11C 29/00, H03M 13/02

Метки: двойных, декодирования, коррекции, ошибок

...и нижние значения столбцов матрицы Н, Причем сумма значени". степеней +) = Л 0 =2.20 Все Сп = С 7 = 21 дноиных ошибок на2длине кода можно разбить на три класса;2=5 Лз =-. 1 нал, указывающии на соответству Ощуо сте пень элемента а. Например, если на входыдешифратора поступает сигнал о элементе аг, то на втором выходе дешифратора появляется единичный сигнал.Единичные сигналы на одних из Выходов 8 и 1 посгупаот на входы селектора 9; в результате на одном из (+ 1) Выходов 12 появится сигнал, указывающий на соответствующее Л, Например, при Ошибках во втором и четвергом разрядах синдром равен 5 =(а /а); тогда на первом выходе дешифратора 6 и четвертом выходе дешифратора 7 появятся единичные сигналы, которые откроют соответствующий элемент...

Номер патента: 1836723

Опубликовано: 23.08.1993

Авторы: Белалов, Рудаков

МПК: G11C 29/00

Метки: блоков, памяти, сопряжения

...срабатывают триггер 41, элемент 42, выход 2,1 блока 2.Если устройство не занято выполнением обращения к памяти, блок выбора режима 3 устанавливается в состоянии регенерации и выдает сигнал 3.1, что приводит к запуску сдвигателя 43, с выхода которого вырабатываются управляющие сигналы на выходах 2,2 - 2.5 в блок выбора режима 3, блок 5, мультиплексор адреса 6, счетчик 7,Блок 5 дешифратора выдает сигналы ВАЗ 5.6-5,9 на выходы 30. Мультиплексор 6 адреса передает адрес регенерации со счетчика 7 на выходы 29,В конце цикла регенерации счетчик 7 переключается по сигналу 2,5 и подготавливает следующий адрес регенерации. В режиме отмены регенерации со входа 22 наблок 1 генераторов поступает .низкий уро-.вень, который блокирует работу...