Шамардинов

Номер патента: 1626385

Опубликовано: 07.02.1991

Авторы: Клюквин, Сергиенко, Стученкова, Шамардинов

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, преобразования, системы, счисления

...соединен с вторыми входами элементов И 5,7 и 9, вход второго разряда входа второго слагаеглого сумматора 2 унитарных кодов по модулю - с вторыми входами элементов И 6, 8 и 10, выходы элементов И 5 и 8 обьединены и являются выходом первого разряда выхода сумматора 2;нитарных кодов по модулю, выходы элементов И 6 и 9 обьединень, и являются выходол 1 второго разряда выхода сумматора 2 унитарных кодов по модулю, выходы элементов И 7 и 10 объединены и являются выходом третьего разряда выхода сумматора 2 унитарных кодов по модулю. Следуег отметить, что обьсдинение выходов э; ементов И сумматора 2 выполняет функциьэ логического ИГИ, а 5 10 15 20 25 30 35 40 45 50 нумерация разрядов дана в порядке возрастания их значений.Устройство работает...

Номер патента: 1481757

Опубликовано: 23.05.1989

Авторы: Кузин, Шамардинов

МПК: G06F 7/49, G06F 7/72

Метки: матричное, умножения

...аппаратурных затрат.На чертеже представлена схема матричного устройства для умножения,Устройство содержит вход 1 первого сомножителя устройства, вход 2 второго сомножителя устройства, матричный умно- житель 3 по модулю р, матричный умно- житель 4 по модулю (р - 1), матричный вычитатель 5 по модулю (р - 1), выход 6 младшей части произведения устройства, выход 7 старшей части произведения устройства.Устройство работает следующим образом. Со входов 1 и 2 сомножители в коде 1 из Р, где Р - основание системы счисления, поступают на соответствующие входы умножителей 3 и 4 по модулю. Так как модули отличаются на единицу, то они являются взаимно простыми. Поэтому произведение двух сомножителей может лежать в диапазоне Р (Р - 1).С выхода...

Номер патента: 1259495

Опубликовано: 23.09.1986

Авторы: Полушковский, Шамардинов

МПК: H03M 7/18

Метки: другую, классов, одной, оснований, остаточных, преобразования, системы, числа

...3.1, 3,2, 3.3 умножения второй группы выполняют соответственноумножение на константы ,по модулю Р ,Блок 7 умножения выполняет умно 1 О жение на константу - Р по модулю Р,Сумматоры 4-6 по модулю реализованы с помощью матриц элементов И.Сумматор 4 выполняет суммирование помодулю Р, сумматоры 5 и 6 выполняютсуммирование по модулю РУстройство для преобразованиячисла из одной системы оснований остаточных классов в другую работаетследующим образом.2 О С входов 1.,1-1.4 устройства числопоступает на блоки 2,1-2.4 умноженияна константу по модулю, где умножается на соответствующие константы.Полученные значения суммируются на25 сумматоре 4 по модулю, на выходе которого получаем ранг числа. Одновременно с входов .1-1.3 число поступает на блоки...

Номер патента: 1135598

Опубликовано: 23.01.1985

Авторы: Солодухин, Шамардинов, Янченко

МПК: B23Q 7/06

Метки: загрузочное

...2, установленными на основании 3. К основанию 3 крепится редуктор 4, на котором установлен магазин 5, посредством кронштейна 6.В корпусе редуктора 4 смонтирован подающий механизм, выполненный в виде толкателя 7, снабженного насадкой 8, которая выполнена в виде стрелки с призматическим пазом 9 на хвостовике и установлена острием в лоток 1, а также смонтирована штанга 10. На тол кателе 7 и штанге 10 установлена планка 11, несущая систему регулируемых отсекателей 12. Толкатель 7 поджимается к цилиндрическому копиру 13, например, пружиной (не показано).Над отводящим лотком 1 на планках 14 с возможностью регулировки установлен верхний нож 15 посредством шпилек 16, а на ноже 15, над входной частью лотка 1, посредством лапок 17...

Номер патента: 1012237

Опубликовано: 15.04.1983

Авторы: Литвинов, Червяков, Шамардинов

МПК: G06F 5/02

Метки: двоичного, классов, код, кода, остаточных, системы

...умножения промежуточного результата, выходы которого соединены с входами выходного сумматораи корректирующего сумматора, входкоторого соединен через блок умножения старшего разряда с выходом последнего старшего разряда входного регистра, выход младшего разряда кото 30рого соединен с входом выходногосумматора Г 2.Недостаток устройства - большойобъем оборудования,Цель изобретения - уменьшение объе- З 5ма оборудования.Поставленная цель достигаетсятем, что преобразователь двоичногокода в код системы остаточных классов, содержащий входной регистр, 40вход которого является входом устройства, содержит двоичный сумматор,формирователь сигнала записи, выход"ной сдвиговый регистр, выход которого является выходом преобразователя, 45вход сдвига...

Номер патента: 1005028

Опубликовано: 15.03.1983

Авторы: Литвинов, Червяков, Шамардинов

МПК: G06F 5/02

Метки: классов, код, остаточных, позиционный, преобразования, системы, числа

...входам позиционного накапливающего сумматора.На чертеже представлена функциональная схема устройства.Устройство содержит сдвиговый регистр 1, блок 2 синхронизации, блок 3 памяти констант, группу элементов И 4, позиционный накапливающий сумматор 5, вход б устройства, выход 7 устройства.Устройство работает следующим образом.Число в коде СОК через вход 6 заносится на сдвиговый регистр 1, представляющий собой совокупность подрегистров для хранения вычетов по каждому из оснований СОК. В даль. нейшем регистр 1 рассматривается как единый регистр, содержимое которого в каждом такте сдвигается вправо в сторону фмладших" разрядов на один разряд .Алгоритм работы устройства может быть представлен в виде где и - количество оснований, Р СОК, по...

Номер патента: 953719

Опубликовано: 23.08.1982

Авторы: Болтков, Хлевной, Шамардинов

МПК: H03K 5/153

Метки: выделения, сигнала, экстремумов

...и 3, поступают на входыблока сравнения М, таким образом если исследуемая величина увеличивается, то напряжение, поступаемое отцифро-аналогового преобразователя 2,будет больше, чем напряжение, поступаемое с выхода цифро-аналоговогопреобразователя 3, и на выходе блока сравнения 1 формируется сигнал"1", в момент начала уменьшения напряжения исследуемой величины напря жение, поступаемое с выхода цифроаналогового преобразователя 2 становится меньше, чем с выхода цифроаналогового преобразователя 3, и навыходе блока сравнения 1 формируется 5 сигнал "0".В этот момент на выходе дифференцирующей цепи 8 появляется отрицательный выброс, который инвертируется инвертором 10, поступает на один 20 из входов элемента ИЛИ 11, на выходе которого появляется...