Устройство для диагностики неисправностей цифровых узлов

БРЕТЕНИЯ ИС техникедиагнос Цель изобретения ти диагностики. На фиг. 1 предста схема устройства; на нальная схема блок на фиг. 3 - функц ка микропрограммного функциональная схем затора; на,фиг. 5 -ма фиксации конечно- повыщен чносвлена функциональнаяфиг. 2 - функциоа генерации тестов; ональная схема блоуправления; на фиг, 4- а сигнатурного аналифункциональная схео адреса. исправноссодержит 2 маски, микропроый цифроения, втольный сигиг, 2) со первы ИЛИ 2ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВ 1(54) УСТРОЙСТВО ДЛЯ ДИАГНОСТИКИНЕИСПРАВНОСТЕЙ ЦИФРОВЫХ УЗЛОВ ретение относится к вычислительной и может быть использовано для ики неисправностей цифровых узлов Устроиство для диагностики нетей цифровых узлов (фиг. 1)блок 1 генерации тестов, регистргруппу 3 элементов И, блок 4граммного управления, проверяемвой узел 5, первую схему 6 сравнрую схему 7 сравнения, однокананатурный анализатор 8.Блокгенерации тестов (фдержит тактовый генератор 9элемент И 10, триггер 11, элемен ЛО, 148177 З(57) Изобретение относится к вычислительной технике и может быть использовано для диагностики неисправностей цифровых узлов, Целью изобретения является повышение точности диагностики. С этой целью в устройство, содержащее генератор тестов, блок микропрограммного управления, регистр маски, группу элементов И и сигнатурный анализатор, введены две схемы сравнения. Сигнатурный анализатор выполнен в виде одноканального сигнатур- ного анализатора. 1 з. п. ф-лы, 5 ил. второй элемент И 13, третий элемент И 4, первый регистр 15 адреса, первый узел 16 индикации, схему 17 фиксации конечного адреса, второй регистр 18 адреса, второй узел 19 индикации, память 20 для хране- д ния входных наборов теста и выходных эталонных наборов, память 21 для хране- ры ния эталонных сигнатур. вишьБлок 4 микропрограммного управления содержит (фиг. 3) .мультиплексор 22 кода условий, схему 23 управления последова- фф тельностью микрокоманд, микропрограммную память 24. Узлы 22 - 24 могут быть выполнены на микросхемах 155 КП 5, К 1804 ВУ 4 и 556 РТ 5,Одноканальный сигнатурный анализатор 8 содержит (фиг. 4) сдвигающий регистр 25, схему 26 сравнения, сумматор 27 по модулю два, триггер 28, времязадающую цепочку 29. 3 ьСхема 17 фиксации конечного адреса содержит (фиг. 5) группу 30, - 30 схем совпадения, схему 31 совпадения, триггер 32, группу 331 - 33 переключателей. Устройство работает следующим образом, Сигналы Пуск и Диагностика подаются на входы блока 1 и блока 4, 148177315 20 40 45 50 55 При этом блок 1 выдает входные наборы теста, которые поступают на вход узла 5, входные наборы теста и выходные реакции с выхода узла 5 подаются на входы элементов 3 группы, блок 4 по сигналу Г 1 уск и Диагностика формирует управляющие сигналы начальной установки, разрепения записи и сдвига и код маски, По сигналу начальной установки регистр 2 и анализатор 8 устанавливаются в начальное состояние, а по сигналу разрешения записи производится запись в регистр 2 кода, маски. С выхода регистра 2 код маски поступает на входы элементов 3 группы, С незамаскированных входов узла 5 выходной набор теста поступает на входы элементов 3 и соответственно на первый вход схемы 7. На второй вход схемы 7 подаются эталонные значения вцходцо о набора с блока 1. В схеме 7; р цехдиг сравнение каждого выходного набора с эталонным значением. При совпадении значения выходного набора с эталонным схема 7 1 ормирует на выходе сигнал 0, в противюм случае - сигнал 1. С выхода схемы 7 результат сравнения подается на вход анализатора 8 и по сигналу управления сдвиг от блока 4 записываются в анализатор 8. В результате прохождения всех наборов теста в анализаторе 8 формируется значение сигнатуры.Ьлок генерации тестов (фиг, 2) работает следующим образом.Сигналом Пуск все основные узлы устанавливаются в исходное состояние (в нулевое состояние), тактовый генератор 9 начинает генерацию синхросигналов. Эти сигналы подаются на один из выходов элемента 1 О. Так как триггернаходится в состоянии 0, то на одном из его выходов, подключенных к одному из входов элемента 10, присутствует сигнал . Этот сигнал разрешает прохождение синхросигналов от тактового генератора 9 на входы элементов 13 ц 14. Схема 7 выдает на один из входов элемента 13 разрешающий сигнал (сигнал 1), а на один из входов элемента 14 - запрещающий сигнал (сигцал 0). Сицхросигналы проходят через элемент 13 на вход регистра 15. С регистра код адреса подается на вход памяти 20 ц происходит считывание входных наборов и выходных эталоццьх наборов (реакций), которые поступают на вход проверяемого узла и вход схемы 7 сравнения (фиг. 1) соответственно. Если проверяемый цифровой узел имеет неисправности, то первый из цесовцавших с эталонным выходной набор формирует на выходе сигнатурцого анализатора 8 сигнал , который цосгупает через элемент 12 ца один из входов триггера1 и устанавливает последний в 0. Сигналом 0 элемент О закрывается для прохождения синхросигцалов от генератора 9 на вход элемента 13. Операция контроля прекращается и узел 16 индикации фиксирует номер набора теста, на котором произощел останов, т. е, набор 1 к.Далее по сигналу Пуск повторяется операция контроля цифрового узла.При считывании памяти 20 последнего набора теста схема 17 фиксирует код адреса последнего набора теста, формируя на олном из выходов, соединенным с входом элемента 13, запрещающий сигнал (0) и на олном из входов элемента 14 - разрешающий сигнал . При этом синхросигналы с выхода элемента 10 поступают через элемент 14 на вход регистра 18. На выхоле регистра 18 формируются коды адреса, по которым из памяти 21 считываются и поступают на входы схемы 7 сравнения (фиг. 1) зна ения эталонных сигнатур. При несовпадении зцачеций сигнатур на выходе схемы 6 сравнения появляется сигнал 1, который через элемент 12 поступает на вход триггера 1 и переключает его. При этом сицхросигналы на входы элемента 14 и регистра 18 не поступают, а в регистре 18 риксируется адрес (номер) цесовпавшей сигнатуры. Узел 19 индицигует этот номер.Работа блока 3 происходит следующим образом. Сигналы Пуск и Диагностика поступают на входы мультиплексора 22, выход которого соединен с входом схемы 23, Управление мультиплексором 22 и последовательностью инструкций в схеме 23 осуществляется соответствуюгцими полями памяти 24. Коды маски, хранящиеся в памяти 24, пересылаются в регистр 2 (фиг. ) в зависимости от режима работы. В режиме контроля, запускаемым сигналом Пуск, в схеме 23 осугцествляется выбор адреса одной постоянной ячейки памяти 24 с неизменным кодом маск. В режиме диагностики на адресные входы памяти 24 поступают различные адреса ячеек памяти 24, хранящих коды масок. В зависимости от алгоритма диагностики реализуется та или иная микропрограмма и соответствуюций выбор масок. Кроме кодов масок, в каждой из микрокомацд имеется поле выбора следующего адреса, поле адресов ветвления и поле управления регистром 2 и анализатором 8. Информация о выборе следующего адреса памяти 24 поступает на вход 1 схемы 23, адреса ветвления - на вход Д схемы 23. В поле управления памяти 24 содержится информация об управляющих сигналах начальной установки, разрешения записи и сдвига.В сигнатурцом анализаторе 8 (фиг. 4) определенные выходы разрялов регистра 25 соединены с группой входов сумматора 27. Эти соединения выполняют функции обратных связей, Количество обратных связей и номера разрядов регистра 25, из которых оци выходят, определяют закон формирования сигнатур. В настоящее времяформула изобретения 45 50 55 сигнатурные анализаторы широко применяются для диагностики неисправностей цифровых узлов и контроля неисправностей БИС,Сигнатурный анализатор работает следующим образом.На один из входов схемы 26 подается потенциал 0. При включении питания с помощью.времязадающей цепочки 29 триггер 28 устанавливается в 0. По сигналу Пуск регистр 25 устанавливается в начальное состояние (все разряды регистра устанавливаются в 0). На вход сумматора 27 с выхода схемы 7 поступает сигнал 1 в случае несовпадения информации на ее входах, При появлении первого из сигналов 1 на входе сумматора 27 она (единица) записывается в регистр 25. При этом на выходе схемы 26 формируется сигнал 1, который переключает триггер 28 в 1, Сигнал 1 с выхода триггера 28 поступает на один из входов генератора 1 для фиксации набора . При повторном сигнале Пуск операция контроля повторяется и после ее окончания в регистре 25 фиксируется окончательное значение сигнатуры. Значения каждого из разрядов сигнатуры с выходов Ь - Ь регистра 25 поступает на один из входов схемы 6 сравнения (фиг. 1), где сравнивается с эталонными значениями сигнатур, поступающими с выхода генератора . Каждая из этих сигнатур соответствует определенной неисправности в проверяемом узле 5. При совпадении значения сигнатур на выходе схемы 6 формируется сигнал , который подается на один из входов генератора 1. При поступлении от схемы 6 сигнала 1 в генераторефиксируется номер сигнатуры. По номеру эталонной сигнатуры, совпавшей с полученным значением, определяют номер неисправности в узле 5,В схеме 17 фиксации конечного адреса (фиг. 5), если длина проверяемого теста (количестьо входных наборов) постоянная, то переключатели 33 не нужны. В этом случае входы схем 30 совпадения группы пос янно подключены к выходам регистра адреса 5.С помощью переключателей 33 входы схем 30 совпадения подключаются к тем выходам разрядов регистра 15, на которых будет 1 при записи кода адреса последнего набора теста. Остальные входы схем 30 совпадения (количество входов схем 30 совпадения и количество переключателей 33 равно количеству выходов регистра 15) переключаются в положение 0 и на них подается потенциал напряжения, соответствующий уровню 1.Схема на фиг. 5 работает следующим образом. При подаче сигнала Пуск 1 триггер 32 устанавливается в 0. С прямого выхода триггера 32 сигнал 0 поступает на вход, элемента 14 (фиг. 2), а с инверсного выхода -- 1 на вход 5 10 15 20 25 30 35 40 элемента 13. Эти сигналы открывают доступ синхросигналов на вход регистра 15 и перекрывают их доступ на вход регистра 18 (фиг. 2). При установлении в регистре 15 кода, соответствующего адресу последнего набора теста, на все входы схем 30 совпадения будут поданы . На выходах схем 30 и на выходе схемы 31 появится 1, которая переключит триггер 32 в 1. С прямого выхода триггера 32 сигнал 1 будет подан на вход элемента 14 и с инверсного выхода 0 - на вход элемента 13. При этом синхроимпульсы с генератора 9 поступают только на вход регистра 18. Сигнал Пуск - 1 в отличие от сигнала Пуск устанавливает в 0 триггер 32 на весь цикл контроль-диагностика (считывание набора теста из памяти 20 и эталонных сигнатур из памяти 21).Если же в узле 5 возникли неразличимые неисправности, то в этом случае на входы проверяемого узла 5 от генератора 1 поступают последовательно входные наборы отдо На входном наборе 1 х, а затем на последующих наборах оператором с помощью измерительного прибора (тестера) и щупа производится поиск и локализация неисправностей известным способом,Вне зависимости от совершенности диагностических устройств (ДУ) и качества диагностических словарей (ДС) практически окончательный поиск неисправных элементов или монтажных связей в цифровом узле (ЦУ) производится с помощью зонда человеком-оператором. От качества ДУ и ДС зависит размер определяемой области предполагаемой неисправности. При возникновении неразличимых неисправностей область предполагаемых неисправностей ЦУ оказывается весьма обширна. Размеры области значительно уменьшаются, если поиск начать с набора . 1. Устройство для диагностики неисправностей цифровых узлов, содержащее блок генерации тестов, блок микропрограммного управления, регистр маски, группу элементов И и сигнатурный анализатор, вход управления сдвигом и вход начальной установки которого соединены соответственно с первым и вторым выходами блока микропрограммного управления, третий и четвертый выходы которого подключены соответственно к входу разрешения записи и информационному входу регистра маски, вход начальной установки и выход регистра маски соединены соответственно с вторым выходом блока микропрограммного управления и первыми входами элементов И группы, вход начальной установки и вход логических условий блока микропрограммно 1481773го управления подключены соответственно к входу пуска и входу признака диагностики устройства, вход пуска блока генерации тестов соединен с входом пуска устройства, вторые входы элементов И группы являются входом устройства для подключения к выходу проверяемого цифрового узла, а первый информационный выход блока генерации тестов является выходом устройства для подключения к входу проверяемого цифрового узла и кроме того подключен к третьим входам элементов И группы, отличающееся тем, что, с целью повышения. точности диагностики, оно содержит две схемы сравнения, а сигнатурный анализатор выполнен в виде одноканального сигнатурного анализатора, причем первый и второй входы и выход первой схемы сравнения соединены соответственно с первым информационным выходом сигнатурного анализатора, вторым информационным выходом блока генерации тестов и первым входом останова блока генерации тестов, первый и второй входы и выход второй схемы сравнения подклк)чены соответственно к выходам элементов И группы, третьему информационному выходу блока генерации тестов и информационному входу сигнатурного анализатора, второй информационный выход которого соединен с вторым входом оста- нова блока генерации тестов 2. Устройство по п. 1, отгичающееся тем, что блок генерации тестов содержит тактовый генератор, триггер, три элемента И, элемент ИЛИ, два регистра адреса, два узла индикации, схему фиксации конечного адреса, память входных наооров теста и выходных эталонных наборов и память эталонных сигнатур, адресный вход и информационный выход которой соединены соот ветственно с выходом второго регистра адреса и вторым информационным выходом блока, адресный вход и первый и второй информационные выходы памяти входных наборов теста и выходных эталонных наборов подключены соответственно к выходу первсго регистра адреса, к первому и третьему информационным выходам блока, вход и выход тактового генератора соединены соответственно с входом пуска блока и первым входом первого элемента И, вход установ ки и выход триггерыа подключены соответственно к входу пуска блока и второму входу первого элемента И, выход которого соединен с первыми входами второго и третьего элементов И, первый и второй входы и выход элемента ИЛИ соединены соответстгенно с первым и вторым входами останова и входом сброса триггера, первый и второй входы и первый и второй выходы схемы фиксации конечного адреса подключены соответственно к выходу первого д регистра адреса, входу пуска блока, второму входу второго элемента И и второму входу третьего элемента И, выходы второго и третьего элементов И соединены с информационным входом соответственно первого и второго регистров адреса, входы 30 начальной установки которых подключенык входу пуска блока, а входы первого и второго узлов индикации соединены с выходами соответственно первого и второго регистров адреса.едактор С. Патрушеаказ 2681/50ИИГ 1 И Государстве11303производственно-изд Составитель Г. В италиев хред И. Верее Коррекч раж 669 Подписета по изобретениями и открыти Ж - 35, Рву шская наб., д.огибипат Гатепт, г. Ужгород ор М. Васильевагоеям при ГКНТ ССС4/5ул. Гагарина, 01