Сигнатурный анализатор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1481769
Автор: Сафаров
Текст
союз соаетснихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (11) 6 06 Р 11 00 слебитки ехн кии инст ОсудАРст 8 енный кОмитетО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ВТОВСИОМЪ СВИДЕТЕЛЬСТВ(57) Изобретение относитвычислительной техникепользовано в автоматизирконтроля и диагностикивой электронной техники пших объемов диагностичеЦель изобретения - расшческих возможностей сигнтора за счет определенияного участка при егооценки числа участков к с СССР 26, 1981, /16, 1983.НАЛИЗАТОР ся к автоматике и и может быть исованных системахсредств цифрори контроле боль- ской информации. ирение диагностиатурного анализа- номера искажен- единственности и онтролируемой подовательности, содержащих искаженные ы. Сигнатурный анализатор имеет бло 1, 2 свертки, блок 3 распределения данных, счетчик 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Контролируемая последовательность одновременно воспринимается блоками свертки, но при поступлении сигнала смены участков на соответствующий вход в блоке 1 свертки производится дополнительный сдвиг. В результате этого образуется относительный сдвиг искажений, записанных в блоки 1, 2 свертки, зависящий от местоположения искаженного участка. Предварительная установка блоков 1 и 2 по правильным сигнатурам позволяет получать в момент окончания окна измерения непосредственно искажения сигнатур, которые затем сдвигаются в пространстве состояний с подсчетом сдвигов счетчиком до совмещения. Если относительный сдвиг оказывается больше номера крайнего участка, то делается вывод об искажении нескольких участков. 3 ил. 1 табл.Х=ОХо=О Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля и диагностики сложных цифровых устройств.Цель изобретения заключается в расширении диагностических возможностей сигнатурного анализатора за счет определения номера искаженного участка при его единственности и оценки числа участков контролируемой последовательности, содержащих искаженные биты,На фиг. 1 приведена структурная схема сигнатурного анализатора; на фиг. 2 - функциональная схема блока свертки; на фиг. 3 - функциональная схема варианта реализации блока управления.Сигнатурный анализатор (фиг, 1) содержит первый 1 и второй 2 блоки свертки, блок 3 распределения данных, счетчик 4 и элемент ИСКЛЮЧАЮШ 1;Е ИЛИ 5, вход 6 данных, гп-разрядные входын 8 сигнатур, выходы 9 и О индикации ошибки, выходы 11 номера искаженного участка, синхровход 12, вход 13 смены участка последовательности, входы 14 Старт, 15 Стоп, причем блок имеет вход 16 несовпадения, выход 17 Окно измерения, выход 18 данных, выходы 19 и 20 управления режимом.Блок свертки . (фиг. 2) содержит элемент 21 сложения по модулю два и т-разрядный регистр 22 сдвига.Блок распределения данных (фиг. 3) содержит триггер 23, элементы НЕ 24 и 25, элементы ИЛИ 26 и 27 и элемент И 28,Основная идея работы сигнатурного анализатора заключается в записи дополнительного бита в первый блок свертки в момент смены участков контролируемой последовательности. В результате этого искажения, записанные в блоке свертки на одном из участков, окажутся сдвинутыми в первом блоке относительно второго на некоторое число тактов, определенное местоположением искаженного участка, Предварительная установка блоков свертки по правильным сигнатурам позволяет получать в момент окончания окна измерения непосредственно искажения сигнатур, которые затем сдвигаются в пространстве состояний до совмещения. Если относительный сдвиг оказывается больше номера крайнего участка, то делается вывод об искажении нескольких участков.Сигнатурный анализатор работает следующим образом.Контроль последовательности бит начинается с приходом на вход 14 сигнала Старт - импульса уровня логической 1.При этом с выходов 19,1, 19.2, 20 блока 3 на входы блоков 1 и 2 свертки выдаются комбинации логических сигналов 1, что разрешает запись начальных сигнатур в блоки 1 и 2 с входом 7 и 8 в момент прихода тактирующего сигнала на вход 12. Начальные сигнатуры - это исходные сос 5 1 О 15 20 25 30 35 40 45 50 55 тояния регистров 21 сдвига блоков 1 и 2 свертки, при которых под воздействием безошибочной контролируемой последовательности регистры переходят в нулевое конечное состояние. Начальные сигнатуры Хо связаны с полученными при нуле Х=О вом исходном состоянии сигнатурамиХ соотношениемХо=О 1+У - 1 для блока 1; для блока 2 свертки,где А - характеристическая матрица блокасвертки;- длина контролируемой последовательности;л - число выделенных в контролируемой последовательности участков.Импульс Старт на входе 14 вызывает также установку на время окна измерения сигнала логической 1 на выходе 17 блока 3 управления - входе Я счетчика 4, в результате чего до окончания окна измерения счетчик удерживается в нулевом состоянии.После спада сигнала Старт на входе 14 на выходах 19 и 20 блока 3 устанавливаются комбинации логических сигналов 10. При этом в регистрах 21 с обратными связями через элемент 22 сложения по модулю два блоков 1 и 2 последовательно, в такт сигналам синхронизации на входе 12 осуществляется сигнатурное преобразование - Сжатие контролируемой последовательности бит, которая в этом режиме коммутируется с входа 6 на выход 18 блока 3 - вход данных блоков 1 и 2.После окончания очередного участка перед началом следующего участка контролируемой последовательности на вход 13 смены участков подается сигнал логической- . При этом выходы режима 19.1, 20 19.2, 20 устанавливаются в состояние 10 и 00 соответственно, при котором сдвиг по синхросигналу на входе 12 разрешается регистру 21 блока 1, а регистр 21 блока 2 сохраняет свое состояние. Вместо очередного бита контролируемой последовательности с выхода 18 блока 3 на вход данных блоков 1 и 2 выдается сигнал логического 0.Сигнатуры, образованные блоками свертки в момент окончания окна измерения, представляют собой суперпозицию воздействия безошибочной последовательности бит и последовательности ошибок. Безошибочной последовательности соответствуют нулевые окончательные сигнатуры, поэтому конечное состояние регистров 21 сдвига блоков 1 и 2 - это непосредственно искажения сигнатур1 О Формула .зобсе:теяия 35 40 50 55 результат воздействия последовательности ошибок.Искажения, одинаково воздействующие на блоки 1 и 2 на одном из участков контролируемой последовательности, будут затем сдвинуты в пространстве состояний регистра сдвига с обратными связями на разное количество тактов, так как в блоке 1 свертки на границе участков производится дополнительный сдвиг. При этом относительный сдвиг зависит от местоположения искаженного участка и соответствует его номеру, ели нумерация участков производится, начиная с нуля, в обратном относительно расположения участков в контролируемой последовательности попядке.После окончания окна измерения по сигналу Стоп на входе снимается сигнал установки в ноль на еыходе 7 блока 3 - входе Й счетчггка 4 и производится определение относительного сдвига искажений сигнатур в блоках 1 и 2, Для этого на выход 18 блока 3 -- входы данных блоков 1 и 2 выдается сигнал логическогс О, а на выходе 19.1, 20 и 19.2, 20 блокови 2 - комбинация логических сигналое 1 Г) и 1 О (сдвиг в двух блоках свертки) при совпадении сигналов на выходе последнего разряда регистров 22 блоков 1 и 2 или комбинации логических сигналов 00 и 10 (сдвиг во втором блоке свертки) при несовпадении. Таким образом, при анализе искажений сигнатур дополцительныс сдвиги производятся в блоке 2 свертки, Счетчик 4 подсчитывает число дополнительных сдвигов при несовпадении, выявляемом элементом ИСКЛЮЧАЮ 1 ЦЕЕ ИЛИ 5, по синхросигна- . лам на входе 12 дс момента совмещения состояний блоков 1 и 2.В процессе анализа искажений сигнатур могут возникнуть следующие ситуации.Искажения сигнатур в обоих блоках свертки нулевые. Наблюдается отсутссвие импульсов на выходах 9 и 10 и изменений состояний счетчика 4 на выходах 11. Делается вьвод сб отсутствии ошибок в контролируемой последовательности бит.Искажения сигнатур в блоках 1 и 2 ненулевые, их относительный сдвиг це больше номера крайнего участка. Наблюдаются импульсы ца выходах 9 и 10 и переход счетчика 4 в состояние, соответствующее номеру искаженного участка, появление этого номера ца выходах 11. Делается вывод об искажении одного участка контролируемой последовательности с соответстьующим номером.Искажения сигнатур в блокахи 2 нену левые, нс их относительный сдвиг больше номера крайнего участка. Это свидетельствует об искажении нескольких участков контролируемой последовательности откликов проверяемого устройства на тест.Возможны, хотя и относительно редки,ситуации, когда искажения регистрируются только одним блоком 1 илц 2. Зта ситуация характеризуется наличием импульсов после окончания окна измерения на одном из выходов 9 или 10 и безостановочными перек,Ючециями счетИка 4, гак как ца диаграмме переходов регистра сдвига с обратными связями через элемент сложения по модулю два под возя иствием нулевого сигнала вершина, соответствующая нулевому состоянию, изолирована. Вьводы соответствуют предыдущему случаю.Работа блока управления, содержащего Ю-триггер 23, переключаемый сигналами Старт и Стог на входах 14 и 15 в состояние 1 на время окна измерения с выдачей соответствую пего сигнала на выход 17, и комбинационную схему из логических элементов 24 - 28, поясняется таблицей истинности комбинационной схемы. Сигнатурнь:й анализатор, содержащий первый блок свертки, скетчи и слок распределения данных, входы данных, Старт . Стоп которого являются одноименными входами анализатора, выход данных блока распределения данных соединен с информационным входом первого блока свертки, от,гичаюшийся тем, что, с целью расширения диагностических возможностей, оц содержит второй блок свертки и элемент ИСКЛЮЧА 1 ОШЕЕ ИЛИ, причем группы информационных входов первого и второго блоков свертки являются первой и второй группами входов констант анализатора, выходы первого и второго блоков свертки соединены с первым и вторым входами элемента ИСКЛЮЧАЮШЕЕ ИЛИ и являются первым и вторым вьгходами индикации ошибки анализатора, выход элемента ИСКЛЮЧАЮШЕЕ ИЛИ соединен с входом несовпадения блока распределения данных и разрешающим входом счетчика, разрядные выходы которого образуют группу выходов номера искаженного участка анализатора, вход смены участка последовательности блока распределения данных является одноименным входом анализатора, первый и второй выходы управления режимом блока распределения данных подключены соответственно к одноименным первым входам первого и второго блоков свертки, одноименные вторые входы которых подключены к третьему выходу управления режимом блока распределения данных, информационный вход второго блока свертки соединен с выходом данных блока распределения данных, выход Окно измерения которо о подключен и входу сброса счетчика, сицхровходы первого и второго блоков свертки и счетчика объединены и образуют синхровход анализатора, кроме того, блок распределения данных содержит триггер, два элемента НЕ, два элемента ИЛИ и элемент И, причем вход1481769 Окно" Смена СтаРт" Режим Режим Данныеблока 1 блока 2 Несовпа Данныедение участвыходВых. 18 ков Вх. 16 Вх. 8 19.1 20 Вх. 14 Вых. 17 Вх. 13 1 1 1 1 И 1 О 1 О И 1 О О О О 1 1 1 О О О 1 1 О О 1О 1 О 1 О О О О Фиг. 9 7 19 Раг 3 Составитель С. Старчихин Редактор С. Патрушева Техред И. Верес Корректор О. Кравцова Заказ 269 /50 Тираж 669 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Гроизводственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101Старт блока соединен с 5-входом триггера, первыми входами первого и второго элементов ИЛИ и является третьим выходом управления режимом блока, вход Стоп блока соединен с Я-входом триггера, прямой выход которого соединен с вторым входом первого элемента ИЛИ, первым входом элемента И и является выходом Окно измерения блока, инверсный выход триггера соединен с вторым входом второго элемента ИЛИ, входы несовпадения и смены участка последовательности блока через первый и второй элементы НЕ подключены соответственно к третьему входу первого элемента ИЛИ и к третьему входу второго элемента ИЛИ, объединенному с вторым входом элемента И, вход данных блока соединен с, третьим входом элемента И, выходы первого и второго элементов ИЛИ являются соответственно первым и вторым выходами управления режимом блока, выход элемента И является выходом данных блока.
СмотретьЗаявка
4236520, 27.04.1987
ЛЕНИНГРАДСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. М. И. КАЛИНИНА
САФАРОВ СЕРГЕЙ ИЛЬДАРОВИЧ
МПК / Метки
МПК: G06F 11/25
Метки: анализатор, сигнатурный
Опубликовано: 23.05.1989
Код ссылки
<a href="https://patents.su/4-1481769-signaturnyjj-analizator.html" target="_blank" rel="follow" title="База патентов СССР">Сигнатурный анализатор</a>
Предыдущий патент: Сигнатурный анализатор
Следующий патент: Устройство для формирования сигнала четности при сдвигах двоичных кодов
Случайный патент: Способ получения 2, 4, 6-триметилпиридина