Функциональный преобразователь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К А ВТОРСКОМЪ/ СВИДЕТЕЛЬСТВУ(71) Гомельский конструкторско-технологический и экспериментальный институт по техническому перевооружению и подготовке производства(57) Изобретение относится к области вычислительной техники и предназначено для использования в системах управления гибкими автоматизированными производствами, технологическими процессами, в специализированных вычислительных устройствах. Цель изобретения - расширение функциональных возможностей за счет дополнительного вычисления функций а 1, 1 п 1 путем аппаратурной реализации разрядных свойств преобразуемых функций. Алгоритм преобразования состоит из двух этапов. На первом этапе развертка функции осуществляется крупным шагом в некотором среднем д-м разряде с использованием локальных трендов д-го разряда, и приращение функции реализуется квантами 2 . На втором этапе ведется развертка мелким шагом в Младшем Х-м разряде, а функция изменяется квантами 2 ". В преобразователь введены третий (накапливающий) сумматор 8, пятый двухразрядный регистр 5, третий триггер 15, четвертый элемент И 9, четвертый элемент задержки 25, элемент 2 И - ИЛИ 26. Дополнительно введенное оборудование позволяет реализовать развертывающее преобразование функций а 1 ", а 1 ", 1 п 1 путем вычисления различным образом локальных трендов д-го разряда. Существенное расширение функциональных возможностей устройства достигается при незначительном увеличении оборудования и сохранении высоких точностно-временных характеристик.1 илТогда максимальнавертикали огрешность и ф р+2 уь де ур+2Ф=у Ььй= вля 3Изобретение относится к области вычислительной техники и предназначено для использования в системах управления гибкими автоматизированными производствами, технологическими процессами, в специализированных вычислительных устройствах.Цель изобретения - расширение функциональных возможностей за счет дополнительного вычисления функций ауу и упу.На чертеже представлена функциональная схема преобразователя.На схеме обозначены регистры 1 - 5, сумматоры 6 - 8, счетчики 9 и 10, коммутаторы 11 и2, триггеры 13 - 15, элементы И 16 - 19, элементы ИЛИ 20 - 21, элементы 22 - 25 задержки, элемент 2 И - ИЛИ 26, генератор 27 тактовых импульсов, схема 28 сравнения, тактирующий всод 29 преобразователя,Преобразователь функционирует по следующему алгоритму.Для функции Р(У) имеется взаимообразная функцияФ(у), причем производная Р(у)= 1/Ф (У):При этом, УО)=Лв25 Ло 5,(у) У.У1) У,(у) Л, (2) 25 Л 5(у)=Л 5,(у+1) - Л"5(у =ЛЧ,; (З) где У.,(у), Л"5(у) Л,Яс(у) - , соответственно , у-е интервал постоянства, локальный тренд иразность первого порядка локальных трендов у-го разряда функции;Лср,; Лср,; Лср, - у-е разности соответственно первого, второго и третьего порядков обратной функции Ф(У), рассматриваемой на сетке а=(у=пЬср; п=0,1,2;ЬР=2 ) 35Меандр с-го разряда функции Р(у) состоит из интервалов постоянства у., на которых у-й разряд имеет постоянное значение - только 1 или только О. За интервал постоянства Е(у) функция изменяется на квант, т. е, Рф.;)=Р(ус)+2 , где у; - узел 40 неравномерной сетки в,=(у,=1 Ь;,=0,1,2), шаги которой Ь=Щ).Для получения высокой скорости целесообразно вести развертку крупным и мелким шагами. В этом случае преобразованиесостоит как бы из двух этапов, На первом этапе ведется развертка круп. ным шагом в некотором среднем су-м разряде (су.Х).Развертка крупным шагом осуществляется до тех пор, пока не выполняется условие узел неравномерной сеткикоторой Ь,=У(у);узел равномерной сетки сос,,2; Ьс,=2 4функция изменяется на При этомквант 2Когда выполнится условие (4), осуществляется переход к развертке мелким. шагом в младшем Х-м разряде, Второй этап преобразования осуществляетесь до тех пор, пока не выполнится условйе где у+ю 4(у+2)Е(у)В общем виде метод преобразования функций ау, ау , уп у запишется следующим образом: Ь 4 Р+1 -ЯР+Л 5 АР) эти п 1 1 р-йд=фХ У р(п)и о М+Ы=Р(у +д+2У. (у+ 1=1 (р+1)/2" =С + этап 2 ф.а=У,+, +Е.(у+1);Щ,)=Р(1;,)+2 где С,.с - константа,Для функции уп у текущее значение локального тренда определяется из выражения Л"5,(р)=1(Р) (2 ф+2 ); для фчнкцви а 1 ь" Л 5 (р) Ло 5 Яр 1 )+Л 5(р 1 ) для функци аУЮр Л"5 (р) - константа.При этом для функции аУр Л 5,(р) - константа.Начальные значения У(0)=Л сро, Л"5,(0)= Л сро, где Лсро и Л сро - конечные раз 2 гности взаимообратной функции Ф(У) на равномерной сетке с шагом 2 . В качестве начального значения функции берется ее значение Р(уо). При переходе с первого этапа на второй Второй этап реализует в границах интервала постоянства У.,(р+1), непрерывной строго монотонной функции Р(у) ее интерпо. ляцию линейной функцией 1 р+ с произ. водной ая погрешность по горизонцах интервала постоянства +-1(у АО) - у р(р+1)/2 - ф)= мер су разряда, в котором осущест ся развертка крупным шагом при за(9)Л Ил+2где Лт)рф Л 2(р 2 р+2 конечные разности первого н второго порялка взаимообратной функции (р(1) на равномерных сеткахсоответственно с шагами 2и 2 +". Напрактике достаточно проверить условия в техузлах сетки о)ь. где функция Р(т) имеетнаибольшую кривизну. Для непрерывныхстрого монотонных функций как правило где- целое с избытком.В схеме устройства в регистрехранится сдвинутое на д разрядов в сторону младших значение интервала постоянства (при развертке функции (и 1) или значение разности локальных трецлов первого порядка Л 5,(р) (при развертке функции а 1(х . В сумматоре 6 вычисляется (при развертке Рп 1, ат) или хранится (при развертке а 82) текущее значение локального тренда. В сумматоре Я вычисляется текущее значение интервала постоянства, в сумматоре 7 - значение друмента 1,( или 1+2, которые хранятся соответственно в регистрах 3 и 4. Значение преобразуемой функции хранится в регистре 2, значение узла 1,в счетчике 9. лцоцчцый код, задающий преоб. разуемукз фуцкиио - в регистре 5. Счетные импульсы с весом 2(1 может принимать одно из значении: 0,1,2,) поступают на в.ход 29 преоорззователя.Преобразователь работает следующим образом.В исходи)м состоянии в регистры 3 и 4 и накдцливакнний сумматор 8 записан двоичный код интервала постоянства 1.,(0), в регистр 5 при преобразуемой функции Р(1)= =л записан двоичный код О, для функции ат" - 01; ат 2- - 00, счетчики 9 и 10, регистр 2, триггеры 13 5 обнулены, Счетный импульс с входа 29 устройства поступает на счетчик 9, увеличивая его содержимое на 2и через элемент ИЛИ 21 - на счетный вход второго триггера 14, переключая его в единицу, а также обнуляет младшие (Х - д)-е разряды второго счетчика 10. Еди. ница с прямого выхода триггера 14 поступает на вторые входы элементов И 16 и 17. Элемент И 16 открыт по первому входу сигналом логической единицы с инверсного выхода первого триггера 13. Двоичный код, задающий преобразуемую функцию, например ГЯ=1 п 1(10), поступает с регистра 5 иа первый. вход элемента И 19 и третий вход элемента 26 2 И - ИЛИ . (2=1), Тактовый импульс с генератора 27 тактовых импульсов, пройдя открытый элемент И 16, поступает на счетный вхол третьего триггера 15, переключая его в единицу. Кроме того, такГовый цмц,л( ч(,:( 3 .1(мсцт 24 задержки и ОткрьтьЙ сигил 1111 лОГцчсск 01 1 с вто рого разряда цитГО регистра 5 и прямого выхода треть(ГО триггера 15 элемент И 9 поступает цд вход рдзрс 1 цеция ззццсц пер вого регистра 1 и накапливающего сумм 1.тора 6. В результате в регистр 1 н цдкап ливающцй сумматор 6 осуществляется запись лвоичного кола с выхода сумматора 8 со сдвигом соответственно ца д ц д 2 разрядов в сторону младших. Затем на выхоле элемента 2 И - ИЛИ 26 появляется 1, которая поступает на тактирующий вход сумматора 6.В результате выполнения операции сложения на выходе сумматора 6 появляется лвоцчный код локального тренда Л" 5,(р),15Слелующий тактовый импульс переклю.чает триггер 15 в О, прн этом содержи мое второго счетчика 1 О увеличивается на квант 2 . Елициз с инверсного выхола триггера 15 поступает и:1 тдктцруощий вход накапливающего сумматора 8, разрешает выполнение операции сложения, в результзте которой вычисляется текущий интервал постоянства (,(р+1) .Кол с выхола сумматора 8 поступает 25 через цервьй коммутатор 11 на вход второго слагаемого комбинационного сумматора 7, на вход первого слагаемого котор.(1поступает код с выхода третьего регистр 1,1.В результате выполнения операции сложения на выхоле сумматора 7 появляется лвоичЗ 0 ный кол аргумецтд 15.2, который поступаст на вторую круппу информационных входов схемы 28 сравнения. В схеме 28 срав.цения код с цыхо а сумматора 7 сравнивается (. кодо,)рмента, поступающцм свыхода счетчика 1З 5 Если 1,з.2(11, (и выходе меньшесхемы 28 срдвценц 5 1; тся О. В этом сл)- чде в регистр 4 зд )цсывдетси кол с выход, сумматора 7. Прцл : ртке крупным шагом в регистр 3 .11)1) 1(:,(дается код с выхо да. суммдтоц., и( ,ццсимо от результатасравненПрц поя( ециц нд выходе меньшесхемы 28 ср;(вцс(иятриггер 13 переклю.чается в 1; и (. с его инверсного выхода закрывает элемец т И8, и в регистре 4 45 остается прежнее значение суммы ццтервз.ЛОВ ПОСТ 05 НСТВЗ Д-ГО Р 1 ЗЗ 51 Л 1.Реализуется переход к второму этапупреобразования, т. е. к развертке мелким шагом.Тактовые импульсь через открытый сиг налом 1 с прямого выхода триггера 13элемент И 7 поступает на вход пересчета с весом 2счетчика 10, увеличивая егосодержимое на 2На вход одного слагаемого сумматора 7поступает через коммутатор 12 кол с выхода регистра 4, д нд вход другого слагаемого поступает сдвинутый в коммутаторецд (1 в ) разрядов з сторону млд,лп)их кол1481750 формула изобретения 50 да. В результате выполнения в сумматоре 7 операции сложения на его выходе появляется код аргумента , который сравнивается в схеме 28 сравнения с кодом с выхода счетчика 9. Код аргумента ф. записывается в регистр 4 по импульсу, поступающему на вход синхронизации с выхода элемента ИЛИ 20.Второй этап преобразования осуществляется до тех пор, пока на выходе схемы 28 сравнения не появится 1. Тогда триггер 13 переключается в О, переключая в свою очередь триггер 14, логический О с прямого выхода которого закрывает элементы И 17 и 6. На этом вычисление текуще.го значения функции Р(1) заканчивается, ее значение с выхода счетчика 1 О записы, вается в регистр 2.При поступлении следующего счетного импульса на вход 29 преобразователя повторяется описанный процесс.При развертке функции а 1 в регистр 1 записывается двоичный код разности первого порядка локальных трендов Ь 5,(р), в ре.гчстр 5 - код 01. В результате при появ.лении 1 на прямом выходе третьего триггера 5 она поступает через открытый сигналом 1 с выхода первого разряда регистра 5 первый элемент И в элементе 2 И - ИЛИ 26 на тактирующий вход суммато.ра 6. Далее в сумматоре 6 вычисляется локальный тренд А"3,(р) и вычислительный процесс аналогичен описанному при вычислении функции 1 п 1.При развертке функции аР регистр 1 обнуляется, в регистр 5 записывается код 00, а в накапливающии сумматор 6 записывается локальный тренд Л 5,(р). Гри появлениина инверсном. выходе триггера 15 выполняется операция сложения в сумматоре 8; в результате которой определяется текущее значение интервала постоянства 1.,(р+1) . Далее вычислительный, процесс протекает так же, как и при преобразовании функции 1 п 1 или аР. Функциональный преобразователь, содержащий два счетчика, первый и второй сумматоры, первый й вторОй коммутаторы, с первого по четвертый регистры,. схему сравнения генератор тактовых импульсов, два триггера, два элемента ИЛИ, три элемен. та И, три элемента задержки, причем тактовый вход устройства соединен с первым входом первого элемента ИЛИ и со счетным входом первого счетчика, выходы которого подключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с выходами второго сумматора и с информационными входами третьего и четвертого регистров, выходы которых подключены к первому и второму информационным входам второго коммутатора,8выход которого соединен с входом первого слагаемого второго сумматора, вход второго.слагаемого которого подключен к выходу первого коммутатора, управляющие входы первого и второго коммутаторов соединены с прямым выходом первого триггера, инверс-.нцй выход которого соединен с первым входом первого элемента И, второй и третий вхо.ды которого соединены соответственно с прямым выходом второго триггера и выходом генератора тактовых импульсов, соединенного с первым входом второго элемента И, второй и третий входы которого подключены к. прямым выходам второго и первого триггеровсоответственно, выход второго элемента И 5 соединен со счетным входом второго счетчика и через первый элемент задержки с первым входом первого элемента ИЛИ, выход которого подключен к синхровходу четвертого регистра, выход второго элемента задержки соединен с синхровходом 20 третьего регистра и первым входом третьегоэлемента И, второй вход которого соединен с инверсным выходом первого триггера, а выход - с вторым входом первого элемента ИЛИ, вход и прямой выход первого триггера соединены с выходомМеньше схемы сравнения и с вторым входом второго элемента ИЛИ, выход которого подключен к.счетному входу второго триггера, выходы первого регистра соеди.иены с входами первого сумматора, выходы 30 второго счетчика подключены к входамвторого регистра, отличающийся тем, что, с целью расширения функциональйых возможностей. за счет дополнительного вычисления функций аР и 1 л 1, в него дополнительно введены третий сумматор, пятый регистр, тре тий триггер, четвертые элемент задержки иэлемент И, элемент 2 И - ИЛИ, причем выход третьего сумматора соединен с входами записи первого регистра и первого сумма.тора со сдвигом соответственно на д 4 О и г разрядов в сторону младших (гдед 1 и д 2 - номера разрядов, содержащих первуювторую единицу в двоичном коде числа е - 1, д - номер разряда с разверткой крупным шагом), входы разрешения записи которых подключены к выходу 45 четвертого элемента И, первый вход которого и первый вход элемента 2 И - ИЛИ соединены с выходом второго разряда пятого регистра, выход первого разряда которого подключен к второму входу элемента 2 И - ИЛИ, выход которого соединен, с тактовым входом первого сумматора, информационный и тактовый входы третьего сумматора подключены соответственно к выходу первого сум. матора и инверсному выходу третьего триггера, а вЫход - к информационному входу первого коммутатора, второй вход четвертого элемента И подключен к выходу третьего элемента задержки, вход которого, объединенный с входом третьего триггера, соеди. нен с выходом первого элемента И, пряИ 8175 О Соетавнтель Г, Кашалов Редактор Л. Гратнлло Техред И. Верес Корректо р В. Гн рн я к Заказ 2690(49 Тираж 669 Подписное ВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ СССР 13035, Москва, Ж - 35, Раушская наб., д, 4/5 Производственно.издательский комбинат Патент, г. Ужгород, ул. Гагарина, О 1мой выход третьего триггера аэвдинен непосредственно с третьими входами четвертого элемента И и элемента 2 И - ИЛИ и через четвертый элемент задержки - с четвертым входом элемента 2 И - ИЛИ, с входом второго элемента задержки и с входом разряда с весом 2 е второго счетчика, вход обнуления младших А - д разрядов которого соединен с тактовым входом преобразователя, выход Меньше схемы сравнения подключен к синхровходу второго регистра.