Устройство для определения четности информации

(51) 6 06 Г 11/1 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТ Я Е в(71)Институт технической кибернетикиАН Белорусской ССР(56)1. Авторское свидетельство СССРР 746530, кл. 6. 06 Г 11/10, 1978,2, Авторское свидетельство СССРР 767765, кл.С 06 Е .11/08, 1978(54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯЧЕТНОСТИ ИНФОРМАЦИИ, содержащее регистр, первый и второй элемент ИЛИ,первый и второй элементы задержки,первый; второй, третий, четвертыйи пятый элементы И, группу пар элементов И, первыйвторой и третийтриггеры, причем выход первого элемента ИЛЙ соединен со счетным вхо-,дом первого триггера, единичный инулевой выходы которого соединены спервыми входами первого и второгоэлементов И, разрядные входы регистра являются входами устройства и соединены с группой входов второго элемента ИЛИ, выход которого соединенс единичным входом втоРого триггераи через первый элемент задержки -с первым входом третьего элемента Ивыходы первого и второго элементовИ являются выходами устройства и соединены с входами третьего элементаИЛИ, выход которого соединен с нулевым входом первого триггера и ну-.левым входом второго триггера, еди.ничный выход которого соединен с вторым входом третьего элемента И, выход третьего элемента И соединен с входомторого элемента ИЛИ и с первыми входами четвертого и пятого элементовИ, выход четвертого элемента И черезвторой элемент задержки соединен сединичным входом третьего триггера,нулевой и единичный выходы которогосоединены соответственно с вторымиИзобретение относится к вычислительной технике и может использоваться для обнаружеНия ошибок нечетнойкратности при передаче и храненииданных в двоичном коде,Известно устройство для контролячетности информации, содержащее триггер, два элемента И, регистр сдвига, группу элементов ИЛИ, число которых равно полонинеколичества разрядов контролируемого кода, группудвухвходовых элементов И, группутрехвходовых элементов ИЛИ и элемент задержки Г 1,Недостатком устройства является, очень низкое быстродействие,Наиболее близким по техническойсущности к предлагаемому является.асинхронное устройство для определения четности информации, содержащеерегистр, разрядные входы которого 20являются входами устройства, эле, мент ИЛИ, выходом соединенный сосчетным входом триггера, выходы которого соединены с первыми выходамидвух элементов И, выходы которых 25являются выходами устройства, второй-и третий элементы ИЛИ, элементы И,второй триггер и элемент задержки,причем входы устройства соединенысо входами второго элемента ИЛИ, 30выход которого соединен со входомэлемента задержки и с установочнымвходом второго триггера, единичныйвыход которого и выход элемента задержки соединены со входами третьего 35элемента И, выход которого соединенс одним из входов второго элементаИЛИ и с первыми входами дополнительных элементов И, вторые входы которых соединены.с выходами дополнитель",40ного триггера, установочный вход которого соединен.с выходом пороговогоблока, входами соединенного со входами устройства, а вход сброса - свыходом дополнительного элемента за"держки, входом подсоединенного к выходу первого дополнительного элементаИ и к объединенным вторым входам дополнительных элементов ИЛИ, к выходам которых подключены счетные входытриггеров регистра, причем перные итретьи. входы дополнительных элементов ИЛИ соответственно подключенык входам первого и второго элементов ИЛИ, выход второго дополнительного элемента И подключен к первымвходам четвертого и пятого элементовИ, вторые входы которых соединеныс выходами первого разряда регистра,выходы пятого и.последующих нечетныхэлементов И соединены с первыми вхо- бОдами днух последующих элементов И,вторые входы которых соединены с выходами следующего разряда регистра,выходы четвертого и последующихчетных элементов И соединены со вхо- б 5 дами первого элемента ИЛИ, выходпоследнего нечетного элемента И соединен с входами первых двух элементов И, выходы которых соединены совходами третьего элемента ИЛИ, выход которого соединен со входами сброса первого и второго триггеров 21,Недостатками устройства являютсябольшой объем оборудования вследствие применения достаточно сложно-го порогового блока, особенно прибольшой разрядности контролируемогокода, и необходимость применения подва двухвходовых элементов И на каждый разряд регистра, а также невысокое быстродействие, обусловленноетем, что последовательно анализируются все и разрядов регистра,Целью изобретения является упрощение устройства и увеличение его быстродействия за счет сокращениявдвое длины анализируемого кода путемпредварительного попарного суммирования по модулю 2 содержимого соседних разрядови совмещения по времени опроса первых двух разрядов с суммированием в остальных,Поставленная цель достигается тем, что в устройство для определения четности информации, содержащее регистр, первый и второй элементы ИЛИ, первый и второй элементы задержки, первый, второй, третий, четвертый и пятый элементы И, группу пар элементов И, первый, второй и третий триггеры, причем выход первого элемента ИЛЙ соединен со счетным входом первого триггера, единичный и нулевой вы-, ходы которого соединены с первыми входами первого и второго элементов И, разрядные входы регистра являются входами устройства и соединены с группой входов второго элемента ИЛИ, выход которого соединен с единичным входом второго триггера й через первый элемент задержки - с первым нходом третьего элемента И, выходы первого и нторого элементов И являются выходами устройства и соединены со входами третьего элемента ИЛИ, выход которого соединен с нулевым входом первого триггера и нулевым входом второго триггера, единичный выход которого соединен со вторым входом третьего элемента И, выход третьего элемента И соединен со входом второго элемента ИЛИ и с первыми входами четвертого и пятого элементов И, выход четвертого элемента И через второй элемент задержки соединен с единичным входом третьего триггера, нулевой и единичный выходы которого соединены соответственно со втсрыми входами четвертого и пятого элементов И, выход пятого элемента И соединен с первыми входами первой пары элементов И группы, выход первого и второго элементов И.Каждой пары группы соединены соответственно с соответствующим входомпервого элемента.ИЛИ .и первыми входами следующей пары элементов Игруппы, единичный и нулевые выходыкаждого нечетного триггера регистра,начиная с третьего, соединены совторыми входами соответствующей пары элементов И группы, введена дополнительная пара элементов И и10группа элементов И, причем выходчетвертого элемента И соединен с первыми входами элементов И дополнительной пары и с первыми входами элементов И группы, единичный выходпервого и нулевой выход второго триггеров регистра соединены со вторым .и третьим входом первого элемента И.дополнительной пары, нулевой выходпервого и единичный выход второго 20триггеров регистра соединены соот- .ветственно со вторым и третьим входами второго элемента И дополнительной пары, выходы пары дополнительных элементов И соединены с соответствующими входами первого элементаИЛИ, единичные выходы четных триггеров регистра, начиная с четвертого, соединены со вторыми входамисоответствующих элементов И группы,выход каждого элемента И группы соединен со счетным входом каждогонечетного триггера регистра, начинаяс третьего, выход третьего элементаИЛИ соединен с нулевым входом третье-З 5го триггера и нулевыми входами пер-.вого, второго и всех четных тригге-,ров регистра, выход первого элементаИ каждой пары группы соединены с нулевым.;входом соответствующего триггера регистра,На чертеже приведена функциональная схема предлагаемого устройства.В состав устройства входят информационные входы 1, регистр 2, элементы ИЛИ 3-5, триггеры 6-8, элементы 9 и 10 задержки, элементы И 11.-21,группа дополнительных элементов И 22и выходы 23 и 24,Устройство работает следующимобразом, 50В исходном состоянии триггеры 6-8и регистр находятся в нулевом со-стоянии. Входная и"разрядная кодовая комбинация поступает в параллель-.ном коде на входы устройства 1 и записывается в регистр 2, Одновременно входные импульсы входного кода подаются на элемент ИЛИ 4, С выхода эле" мента ИЛИ 4 импульс, соответствующий моменту записи, поступает на вход элемента задержки 9 й на установочный вход триггера 7. Последний устанавливается в единичное состояние и открывает элемент И 13, Через время., соответствующее времени задержки 9, импульс через открытый элемент И 13 поступает на вход элемента ИЛИ 4 и входы элементов И 14 и 15. Так как триггер 8 первоначально находится в нулевом состоянии, то от-: крыт элемент И 14, поэтому первый импульс пройдет на входы группы дополнительных элементов И и вызовет суммирование по вод 2 содержимого каждой пары соседних:разрядов 21 + 1 и 2 + 2для всех И-ч.1 Ъ Ъ 1, причем результат этого суммирования окажется в 21 + 1 разрядах.Одновременно первый импульс прой,дет через элемент И 16 либо 17, элемент ИЛИ 3 на счетный триггер 6 .если значение двух первых разрядов регистра будет "10 ф либо "01" соот- ветственно, Спустя время 6 д Я (.Г) с выхода элемента задержки 10 триггер 8 будет установлен в единичное состояние и откроет элемент И 15 для всех последующих импульсов. Второй импульс поступает на элементы И 18 и 19. Если триггер третьего разряда находится в"1", то импульс пройдет через элементы Й 18, ИЛИ 3 на счетный триггер б и одновременно.- на вход сброса 3 разряда, К приходу третьего импульса третий разряд триггера будет сброшен и импульс пройдет через элемент И 19. на опрос пятого разряда и т,д, Если же содержимое третьего разряда равно нулю, то уже второй импульс пройдет на опрос пя,того разряда регистра. С выхода последнего элемента И 21 ймпульс проходит на входы элементов И 11 и 12, Если чйсло единиц в кодовой комбинации яетно, то импульс появится на выходе 23, если нечетно - то на выходе 24, Через элемент ИЛИ 5 любой из этих импульсов проходит на входы сброса триггеров 6-8, первого и всех четных разрядов регистра, Это приводит схему в исходное состояние,Таким образом, изобретение позволит значительно повысить быстродействие и упростить устройство.101 39 59 игалов Составитель Техред К.Мы Корректо Шекмар Реда оров ое о комитета СССР открытийокая наб д, 4/ ПП "Патент", г, Ужг илиал Заказ 3006/58 Тираж 704 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж,. Ра