Устройство для контроля цифровых узлов

СОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 119) СИ В.а 06 Г 11 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕ ГЕЛЬСТВУ ИЯт информационных входов регистра теста, управляющий вход которого соеди". нен с управляющим выходом блока фор" мирования тестовой информации, выхоД блока памяти соединен с первым вхо,дом блока сравнения, выход которого .соединен с входом блока управления четвертый .и пятый выходы которого соединены соответственно с тактовым и счетным входами блока мультиплексора, о т л и ч а ю щ е е с ятем, что, с целью упрощения устройства, коычутатор содержит групцу ограничительных резисторов, группу ключевых транзисторов базй которых соединены соответственно с восходами регистра теста, эмнттеры ключевых .транзисторов соединены с шиной нуле- ) д ного потенциала коммутатора, колек- Цф торы ключевых транзисторов коммутатора соединены с входами ограничитель авве ных резисторов с выходами проверяе мого узла, с информационными входа ми блока мультиплексора,. выход кото рого соединен с вторым входом блока ,а сравнения, выходы ограничительных резисторов коммутатора соединены с шиной электропитания коммутатора, вюзи 15М. Вуравцоваетельство СССР11/00 р 1974тельство СССР11/26, 1971ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок памяти, блок сравнения, блок управления,. блок фсрмирования тестовой информации, регистр теста, блок мультиплексоров, коммутатор; причем первый выход блока управления соединен с . первым. управляющим входом блока формирования тестовой информации, вто-рой управляющий вход которого сое-. динен с вторым выходом блока управления, третий выход которого соединен с управляющим входом блока цемяти, группа выходов которого соеди". иена с группой информационных выходов блока Формирования тестовой информации, группа информационных выходов которого соединена с группой 1013960 АИзобретение относится к вычислительной технике и может быть использовано для контроля и диагностикилогических блоков и цифровых узлов ЭВМ,Известно устройство для проверкилогических блоков, содержащее блокввода данных, блок управления, коммутатор выходных сигналов, контролируемый блок, генератор случайныхчисел, преобразователь случайных чисел,- блок индикации и блок статических анализаторов 1.Однако такое устройство являетсясложным из-за того, что входы контролируемого логического блока подключены к выходам преобразователяслучаййых чисел, а выходы этого блока соединены со входами коммутатора,При этом необходимы дополнительныесредства коммутации, разделяющие 20индивидуально для каждого блока входы и выходы.Наиболее близким по техническому решению к предлагаемому является многоканальное устройство тесто ваго контроля цифровых узлов ЭВМ,содержащее запоминающий блок дляхранения тестов, регистр теста, формирователи входных и выходных сигналов, блок коммутации, блок сравненияи объект контроля, причем запоминаю-.,щая ячейка любого из разрядов регистра теста подключена через. выходнойформирователь и переключатель коммутационного устройства и через параллель-, З 5но включенные к ним схему совпаденияи входной Формирователь к входномуконтакту проверяемого цифрового уз"ла 2.Однако известное. устройство является сложным из-за большого коли.чества переключателей, формирователей входных и выходных сигналов,Цель изобретения - упрощение устройства, 45Поставленная цель достигается тем, что в устройстве для контроля цифровых узлов, содержащем блок памяти, блок сравнений, блок управления, блок формирования тестовой инФормации, Регистр теста, блок мультиплексора, коммутатор, причем первый выход блока управления соединен с первым управляющим входом блока фор-: мирования тестовой информации, вто-. рой управляющий вход которого соединен со вторым выходом блока управле-. ния, третий выход которого соединен с управляющим входом блока памяти, группа выходов которого соединена с группой информационных входов, 60 блока формирования тестовой информации, группа информационных выходов которого соединена с группой ин-.формационных выходов регистра теста, управляющий вход которого соеди нен с управляющим выходом блока формирования тестовой информации, выходблока памяти соединен с первым входом блока сравнения, выход которогосоединен с входом блока управления,четвертый и пятый выходы которогосоединены соответственно с тактовыми счетным входами блока мультиплексора, коммутатор содержит группуограничительных резисторов, группуключевых транзисторов, базы которыхсоединены соответственно с выходамирегистра теста, эмиттеры ключевыхтранзисторов соединены с шиной нулевого потенциала коммутатора, коллекторы ключевых транзисторов коммутатора соединены с входами ограничительных резисторов, с выходамипроверяемого узла, с информационными.входами блока мультиплексора, выход которого соединен со вторым входом блока сравнения, выходы ограничительных резисторов коммутаторасоединены с шиной электропитаниякоммутатора,.На фиг, 1 представлена функциональная схема устройства; на фиг,2 -функциональная схема блока управ"ления.Устройство состоит из блока 1 памяти, блока 2 формирования тестовойинформации, включающего формирователи 3, счетчик 4 записи и дешифратор 5 стробов. записи, регистра 6,теста, коммутатора 7, состоящегоиз группы ключевых транзисторов 8,группы ограничительных резисторов 9и опорного напряжения 10, цифрового,узла 11, блока 12 мультиплексора,представляющего собой Г-разрядныйй-входной мультиплексор 13 с адресной выборкой, управляемый счетчиком 14, блока 15 сравнения и блока16 управления,Блок 16 управления состоит из ге"нератора 17 тактовых импульсов, переключателя 18 запуска, генератора 1 Чодиночных импульсов, двухвходногоэлемента И 20, триггера 21 пуска,трехвходового элемента И 22, триггера 23 записи, двухвходового элемента ИЛИ .24, счетчика 25 тактовзаписи, двухвходового элемента И 26,счетчика 27 тактов считывания, двухвходового элемента И 28, счетчика29 адреса, триггера 30 ошибки, трехвходового элемента И 31, индикатора32 ошибок,Устройство работает следующим образом,Тестовая информация из блока 1 памяти через блок 2 формирования тестовой информации последовательно Р словами по М разрядам записываются в регистр б теста с помощью стробов записи, которые выбираются счетчиком 4 записи и формируются дешифратором5 записи под действием управляющегоимпульса с выхода элемента 26 блока16 Упранления:, По заднему фронту этого строба счетчик 4 изменяет своесостояние, выбирая очередной стробзаписи.Регистр 6 теста состоит из Р отдельных регистров, Каждый из этихрегистров имеет 1 информационныхразрядов и один строб записи, Формирователи 3 блока 2 формированиятестовой информации предназначеныдля обеспечения нагрузочной способ-.ности по входам регистра 6 теста,Запись информации в регистр тестаосуществляется за Р раз,Тестовая информация, которая записывается в регистр 6 теста, представляет совокупность входных воздей-.ствий и масок, Во все разряды регистра б, которые соответствуют входам проверяемого Узла 11, записываются входные воздействия, а на всеразряды, которые соответствуют выходам объекта контроля, одновременно записываются маски, Значения масок, которые соответствуют выходампроверяемого узла 11 и записываютсяна регистре 6 теста, должны быть такими, чтобы элементы с открытым коллектором 8 соответствующих разрядов 30Коммутатора 7 были закрыты, В этомслучае элементы с открытым коллектором не будут нагружать выходы проверяемого узла 11, Нагрузкой дляэтих ВыхОДОВ буДут толькО нысОКО- З 5омные ограничительные резисторы 9.Значения входных воздействий .на регистре б теста при выдаче очередныхтестовых воздействий меняются, а,ключевйе транзисторы 8 коммутатора7, которые возбуждаются этими входными воздействиями, в одном случае;могут быть открыты, а во втором закрыты, в отличие от масок, которыепри выдаче очередных тестовых воздействий подтвержд,ются и удержив т 45элементы 8 в.закрытом состоянии,Если элементы с открытым коллектором открыты, то на каждом из этих входов проверяемого узла будет нулевой потенциал, а если закрыты - то потенциал опорного напряжения. В первом случае. токи входон проверяемого узла будут определяться клю-. .чевыми транзисторами ,а во втором случае - номиналами ограничительных резисторов 9 и источником 10 опорного напряжения, Если в качестве объекта контроля, йапример, используется логика на ТТЛ элементах, то для обеспечения логической единицы ,бО на стандартных входах необходим ток, . который измеряется десятками микро" ампер, а для обеспечения логического нуля - миллиамперами, Если ограничительный резистор будет иметь но минал, обеспечиваюьжй логическуюединицу для входа (логический нуль обеспечивает ключевой транзистор), то нагрузкой для выходов проверяемого узла будут только эти ограничительные резисторы, которые на работоспособности выходов не будутотражаться (менее одной нагрузкина выход),Под действием входных воздействийна выходах проверяемого узла появляются реакции. Так как для всех выходс,в ключевые транзисторы закрытыи ограничительные резистбры не препятствуют появлению выходных реакций, входные воздействия и выходные реакции пронеряемого узла по"ступают в блок 12, Так как блок .12 Г-разрядный И-входовой мультиплексор с адресной выборкой, управляемыйсчетчиком 14; то информация й словами по 1 разрядов последовательновыдается на блок 15 сравнения и сравнивается с ожидаемой информацией,которая поступает на блок сравнейияиэ блока 1Счетчик 14 изменяет своесостояние по счетному импульсу, который нырабатынается элементом 26 блока 16 управления, В исходное состоя-ние счетчики 4 и 14 устанавливаютсясигналом, который вырабатывается генератором 19 одиночных импульсов блока 16 управления.Тестовая информация, которая выдается на регистр 6 теста, по разрядности.может отличаться от Ожидаемой, т,е. К может отличаться отЭто не будет отражаться на работо"способности данного устройства. Приэтом часть разрядов блока памятиможет не использоваться,Блок 16 управления работает следующим образом,Генератор 17 тактовых импульсовнепрерывно вырабатывает. тактовыеимпульсы, Тактовый импульс первоговыхода смещен по Фазе относительнотактового импульса второго выходатакий образом, что они друг с другомне перекрываются, Эти импульсы обеспечивают синхронизацию всего устрой"ства.При нажатии кнопки 18 запускапо тактовому импульсу первого выходагенератор 19 одиночных импульсоввырабатывает импульс запуска, Поэтому импульсу триггер 21 пуска итриггер 23 записи устанавливаютсян единичное состояние, а триггер 30ошибки и счетчики 25, 27 и 29 - внулевое; счетчики 4 й 14 также уста-навливаются в нулевое состояние,оба по первому входу. По единичномузначению триггера 21.пуска и по так"товым импульсам второго выхода генератора 17 на выходе элемента 20 вырабатываются импульсы, 1013960В первоначальном состоянии триггер 23 записи находится в единице,На выходе элемента 26 по единичномузначению триггера 23 и по импульсам с выхода элемента 20 вырабатываются импульсы записи, которые поступают на счетные входы счетчиков 25 и 4 и стробирующий вход дешифратора 5, По каждому импульсу с выхода элемента 20 на одйом из выходов дешифратора 5, который выбирается счетчиком 4, появляется строб, по кото,рому производится запись входных воздействий и масок из запоминаю.щего блока 1 в регистр 6 теста, По заднему фронту этого импульса с выхода элемента 20, т,е, после записи очередной. информации из блока 1 памяти в регистр 6 теста, содержимое счетчика 29 увеличивается наединицу. Это значит, что выбирается 20 .очередное слово из блока 1 памяти, Счетчик 4 также изменяет свое содер- .жимое, выбирая очередной строб записи. Счетчик 25 осуществляет контроль количества слов, записанных из бло ка 1 памяти в регистр 6 теста, По окончании записи последнего слова счетчик 25 вырабатывает импульс переполнения, который через вход эле,мента ИЛИ поступает на счетный вход ЗО триггера 23 и переключает его в нуле-, вое состояние. Дальнейшая запись информации в регистр теста не происходит, так как элемент 26 в этом случае отключен, При переходе тригге-З 5 .ра 23 в нулевое состояние. на первом .входе элемента 28 и на третьем входе элемента 31 появляется разрешающий потенциал.При выдаче очередного импульса с выхода элемента 20 по нулевому состоянию триггера 23 на элементе 31 .происходит анализ ошибки, которая поступает со схемы 15 сравнения на его второй, вход, Если имеет место ошибка, то на выходе этого элемента 45 появляется импульс, который устанавливает триггер 30 ошибки по второму входу в единичное состояние с выдачей информации на индикатор 32 ошибок, Кроме этого, на третьем входеэлемента 22 появляется разрешающийпотенциал. Если ошибка на второмвходе элемента 31 отсутствует, тотриггер ошибки остается в нулевомсостоянии. Это происходит в том случае, когда информация из блока 1памяти по адресу, который находитсяв счетчике 29 и поступает в блок 1памяти, сравнивается с информацией,которая поступает с проверяющегоузла 11 через одно из направлениймультиплексора 13, определяемогосчетчиком 14,По заднему фронту этого импульсас выхода элемента 20 содержимое каждого из счетчиков 14, 27 и 29 увеличивается на единицу, Это значит,что из блока 1 памяти поступит очередное слово для сравнения, а мультиплексор 13 подключит следующуюгруппу входов-выходов объекта контроля, Счетчик 27 осуществляет подсчет количества сравниваемых слов,По окончайии анализа всех контактов объекта контроля счетчик 27 выдает сигнал переполнения, по которому через элемент ИЛИ 24 происходитизменение состояния триггера 23по счетному входу на единичное, Снова происходит запись на регистр 6 те"ста очередного воздействия Р словами по Е разрядам, и цикл повторяется,При обнаружении ошибки после переключения триггера 23 в единичноесостояние по тактовому импульсу первого выхода генератора 17, на выходеэлемента 22 вырабатывается импульс,по которому триггер 21 пуска переходит в нулевое состояние и происходит останов устройства с индикацией ошибки на индикаторе 32,Применение данного устройствапозволит уменьшить аппаратные затраты при большом количестве проверяемых точек, а также расширить областьего примейения, например для прозвонки плат и жгутов, где имеетсябольшое количество точек контроля.1013960 Егоро дак Тираж 704 ВНИИПИ Государственного комитета по делам изобретений и открыти 13035, Москва, Ж, Раушская наб