Накапливающий сумматор

союз советснихсоциАлистичесних ЯОРЕСГ)УБЛИН (19) 01) А з(51) 0 06 Р 7/ Г ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.8)свидетельство СССРГ 7/50, 1977.идетельство.СССРР 7/50, 1976 госудю ственный номитет сссрпо делАм изОБРетений и отнрытии(54)(57) НАКАПЛИВИОЩИЙ СУММАТОР,содержащий в каждом разряде триггер, два элемента И и элемент ИЛИ,причем первый вход первого элемен-.та И соединен с входом накапливающего сумматора, а прямой выходтриггера соединен с выходом суммы,накапливающего сумматора, о т -л и ч а ю щ и й с я тем, что, с.целью расширения функциональныхвозможностей путемосуществленияоперации вычитания, он содержит в каждом разряде два сумматора по.модулю два, причем счетный вход триггера соединен с шиной считывания накапливающего сумматора, а управляющий вход - с выходом первого сумматора по модулю два и первым входом второго элемента И, первый вход первого сумматора по модулю два соединен спервым входом первого элемента И, а второй вход - с вторым входом первого элемента И и входом переноса (заема) накапливающего сумматора, инверсный выход триггера соединен с первым входом второго сумматора по модулю два, второй вход которого соединен с управляющей .шиной накапливающего сумматора, а выход под-ключен к второму входу второго эле" мента И, выход которого подключен к первому входу элемента ИЛИ, вто" рой вход которого соединен с выхб- С дом первого элемента И, выход элемента ИЛИ соединен с выходом переноса, (заема) накапливающего.сумматора.25 Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах и в цифровых системах сбораи обработки информации.Известен накапливающий сумматор,содержащий в каждом разряде триггери элементы И, ИЛИ, И-НЕ 1 .Недостатком его являются ограниченные функциональные возможности, выражающиеся в невозможности выполнения операции вычитания.Известен также накапливающий сумматор, содержащий вкаждом разрядетриггер, два элемента И, два элемента ИЛИ и элемент НЕ ( 2(. 15Недостатком известного устройстваявляется его функциональная ограни- .ченность, заключающаяся в невозможности выполнения операции вычитания.20Целью изобретения является расширение функциональных воэможностей,заключающихся в выполнении операциивычитания чисел, представленных впрямых кодах.Указанная цель достигается тем,что накапливающий сумматор, содержащий в каждом разряде триггер,два элемента И и элемент ИЛИ, причем первый вход первого элемента Исоединен со входом накапливающего 30сумматора, а прямой выход триггера соединен с выходом суммы накапливающего сумматора, содержит вкаждом разряде два сумматора по модулю два, причем счетный вход триггера соединен с шиной считываниянакапливающего сумматора, а управляющий вход - с выходом первого сумматора по модулю два и с первым входомвторого элемента И, первый вход первого сумматора по модулю два соединен с первым входом первого элемента И, а второй вход - со вторым входом первого элемента И и входом переноса (заема) накапливающего сумматора, инверсный выход триггера соединен с первым входом второго сумматора по модулю два, второй вход которого соединен с управляющей шинойнакапливающего сумматора, а выходподключен ко второму входу второгоэлемента И, выход которого подключен к первому входу элемента ИЛИ,второй вход которого соединен с выходом первого элемента И, выход элемента ИЛИ соединен с выходом переноса (заема) накапливающего сумматора,На чертеже представлена функциональная схема 1-го разряда накапливающего сумматора.Каждый разряд сумматора содержит, 60счетный триггер 1, два сумматора помодулю два 2 и 3, два элемента И 4и 5 элемент ИЛИ б, вход 7 переноса (заема) из предыдущего млад.шего разряда, выход (шину) 8 пере носа (заема) данного разряда, выход(шину) 12 ввода 1-го разряда числа.Устройство работает следующимобразом,Каждый 1-й разряд первого слагаемого или уменьшаемого Х(Х 1.Х 2,Хп) поступает на шину 12 соответст-вующего разряда сумматора. При этомна шину 11 подается потенциал логическая единица, соответствующийоперации сложения. Через промежутоквремени, равный или больше временизадержки информации, на сумматор помодулю два 3 по шине 10 всех разрядов одновременно поступает импульссчитывания и число Х записываетсяв триггерах 1 сумматора. Затем нашину 11 соответствующих разрядовсумматора поступает код второго слагаемого или вычитаемого У(Х,У 2У). При этом при операции сложения на .Управщющей шине 11 сохра-няется потенциал логическая единица,а при операции вычитания на,шину 11 подается потенциал логический нуль. Далее по шине 10поступает импульс считывания итриггеры 1 сумматора устанавливаются в состояние, соответствующеесумме или разности чисел Х и У.Работа 1-го разряда сумматора врежиме вычитания, при котором на шину 11 подан потенциал флогическийнуль, поступающий на первый входсумматора по модулю два 2 осуществляется следующим образом.Если при подаче на вход 1-горазряда У; =, 1 по шине 7 поступаетсигнал заема Е, = 1 из предыдущегоразряда, то при совпадении двух сигналов на входе сумматора по модулюдва 3 на его выходе формируется дотенциал логический нуль, которыйпоступает на управляющий вход триггера 1, Одновременно на выходе эле- .мента И 5 формируется потенциал логическая единица, который черезэлемент ИЛИ б пд шине 8 как единицазаема 2 =1 распространяется в сторону старшего разряда. На поступлениепо шине 9 считывающего импульса триггер 1 не реагирует и сохраняет свое1состояние, Если на вход 1-го разряда поступают сигналы Е 1=0 иУ. =1 или 2. =1 и У = О, то на1-1выходе сумматора по модулю два 3 формируетсй потенциал логическаяединица, который поступает на управляющий вход триггера 1 и на первый вход элемента И 4, Если триггер 1находится в единичном (нулевом)состоянии, то с его инверсного выходана второй вход сумматора по модулюдва 3 поступает потенциал логический нуль (логическая единиЗаказ 3018/57 Тираж 704 Подписное ВНИИПИ Государственного комитета СССРфилиал ППП ФПатентф, г. Ужгород, ул. Проектная, 4 цаф) н на его выходе формируетсяпотенциал, ,логический нульф (логическая единицафф), который поступает на второй вход элемента И 4. При несовпадении (совпадении) двух логических единицф на входе элемента И 4 на его выходе формируется потенциал флогический нуль(логическая единицами) и на шине 8 формируется сигнал заема 2 =0(2=1). При поступленин по шине 10 счетного импульса 0 триггер 1 переключается в противоположное состояние.Если на вход 1-го разряда поступают сигналы 2 . =0 и У =О, то на выходе сумматора по модулю два 3 15 формируется потенциал алогический нульф, При этом по шине 8 распространяется сигнал 2 =О, ноф триггер 1 реагирует на поступление счетного импульса по шине 10 и 20 сохраняет свое состояние.Работа 1-го разряда сумматора в режиме сложения, при котором на шину 11 пОдан потенциал алогическая единица, отличается от режима вычитания только тем, что при поступлении на вход сигнала переноса П 1=0 и У = 1 или П =1 и1-1У( =О, если триггер 1 находится в единичном (нулевом) состоянии, на выходе сумматора по модулю два 2 формируется потенциаллогическая единицаф (логический нуль), который поступает на вход элемента Й 4. При совпадении (несовпадении) двух. фелогнческнх единиц на входе элемента И 4 на его выходе формируется. сигнал ффлогическая единицами(флогический нуль) и на шине 8 формируется сигнал переноса П = 1 (П =0).При поступлении по шине 10 сиетйого импульса триггер .1 переключается в противоположное состояние.Как при операции сложения, так и при операции вычитания числа поступают на входы сумматора в прямых кодах и результирующее число получается также в прямом коде.Предлагаемое устройство выгодно отличается от известного тем, что имея несложную схему (количество логических элементов и связей между ними не более, чем у известного), позволяет производить как операции сложения, так и операции вычитания чисел, представленных в прямых кодах. Эта особенность позволяет расширить областьприменения накаплива;ющего сумматора.