Вычислительное устройство для датчиков с частотным выходом

(51) 0 06 Г 15 ИСАНИЕ ИЗОБРЕ Я К ОРСКОМ ИДЕТЕЛЬСТВУ информационными входами первого,второго и третьего узлов тарировки,выходы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второгои третьего узлов тарировки, выходыпервого, второго, третьего и четвертого регистров, первого, второгои третьего узлов тарировки соединеныс соответствующими входами второгокоммутатора, выход которого соединен с входом арифметического блока,а управляющий вход соединен с соответствующим. выходом блока управления,первый, второй и третий управляющиевходы первого, второго и третьего,узлов тарировки соответственно объе- аавдинены и соединены с соответствующимивыходами блока управления и с шинойопорной частоты устройства.2. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что каждыйузел тарировки содержит вычитатель авйчастот , триггер, элемент И, первыйи второй счетчики и регистр, причемвыход вычитателя частот соединен со Мффсчетным входом первого счетчика,информационный выход которого соединен с первым входом элемента И, вы- Я 1ход переноса первого счетчика сое- фдинен с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первогосчетчика, выход элемента И соединен фсо счетным входом второго счетчика,выход которого соединен с информационным входом регистра, тактовыйвход вычитателя частот и второй входэлемента И объединены и являютсяпервым управляющим входом узла тарировки., первый и второй входы вычитателя частот являются соответственнгпервым и вторым информационнымивходами узла тарировки, вход установУДАРСТНЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Оца 1-г 1 оцепсу 1 пйегЕегоаейег геену со иог 1 аког 1 пдцяйгу. - Ргодцсй Еп 91 пеег 1 п 9", 1970, 41, 911, р. 112-1132. Авторское свидетельство ССС Р 553620, кл. 606 Р 15/20, 1977 (прототип).(54)(57) 1.ВЫЧИСЛИТЕЛЬНОЕ УСТРОИ СТ-,ВО ДЛЯ ДАТЧИКОВ С ЧАСТОТНЫМ ВЫХОДОМ, содержащее в. каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и умножитель частоты, счетчик, причемвходы усилителей соединены с соответствующими входами устройства,первый, второй и третий регистры,блок управления, коммутатор, арифметический блок, выход которого через.выходной регистр соединен с блокоминдикации, выход которого являетсявыходом устройства, управляющиевходы счетчиков, первого, второгои третьего регистров, коммутатора,арифметического блока, выходногорегистра и блока индикации соедйненыс соответствующими выходами блокауправления, вход которого соединенс выходом блока постоянной памяти,о т л и ч а ю щ е е с я тем, что,с целью повышения точности вычислений, в него введены первый, второйи третий узлы тарировки, четвертый. регистр и второй коммутатор, прячемвыходы умножителей частоты и счетчиков измерительных каналов первойгруппы соответственно соединеныс входами первого коммутатора., выходкоторого соединен с информационнымвходом четвертого регистра, управляющий вход которого соединен ссоответствующим выходом блока управления, выходы триггеров Шмитта измерительных каналов первой группысоответственно соединены с первым1 б 13964 10 ки в единицу первого счетчика является вторым управляющим входом узлатарировки, вход установки в фноль"второго счетчика и вход разрешения Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в качестве преобразователя инфор"мации, получаемой с датчиков с частот ным выходом, в частности струнных,пьезоэлектрических и т.д.Известно устройство, содержащеев каждом измерительном канале последовательно соединенные усилитель,триггер Шмитта и удвоитель частоты,счетчик, выход которого через регистрподключен к соответствующему входуарифметического. блока, блок управления и регистр индикации 1.15Недостатком устройства являетсянебольшой коэффициент использованияоборудования, так как устройствопредназначено для работы с датчиком,имеющим одну измерительную и однуопорную частоты.20Наиболее близким по техническойсущности к изобретению является вычислительное устройство, содержащеев каждом измерительном канале посдедовательно соединенные усилитель, триггер Шмитта и .умножитель частоты, счетчик, причем входы усилителей соединены с соответствующими входамиустройства, первый, второй и третий регистры, блок управления, коммутатор, 30арифметический блок, выход которого через выходной регистр соединен сблоком индикации, выход которогоявляется выходом устройства, управляющие входы счетчиков, первого, 35 второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации соединены с соответствующими выходами блока управления, вход которого соединен с выходом блока постоянной памяти 2.Недостатком устройства является пониженная точность вычислений, поскольку оно не учитывает начальную частоту датчика.Целью изобретения является повышение точности вычислений.Поставленная цель достигается тем, что в вычислительное устройст- . во, содержащее в каждом измерительном канале последовательно соединенные усилитель, триггер Шмитта и умно-. житель частоты, счетчик, причем входы усилителей соединены с соответстзаписи регистра объединены и являются третьим управляющим входом узлатарировки, а выход регистра являетсявыходом узла тарировки.вующими входами устройства, первый, второй и третий регистры, блок управления, коммутатор, арифметический блок, выход которого через выходной регистр соединен с блоком индикации, выход которого является выходом устройства, а управляющие входы счетчиков, первого, второго и третьего регистров, коммутатора, арифметического блока, выходного регистра и блока индикации, соединены с соответствующими выходами блока управления, вход которого соединен с выходом блока постоянной памяти, введены первый, второй и третий узлы тарировки, четвертый регистр и второй коммутатор, причем выходы умножителей частоты и счетчиков измерительных каналов первой группы соответственно соединены с входами первого коммутатора, выход которого соединен с информационным входом четвертого регистра, управляющий вход которого соединен с соответствующим выходом блока управления, выходы триггеров Шмитта измерительных каналов первой группы соответственно соединены с первыми информационными входами первого, второго и третьего узлов тарировки, выхоцы триггеров Шмитта измерительных каналов второй группы соответственно соединены с вторыми информационными входами первого, второго и третьего узлов тарировки, выходы первого, второго, третьего и четвертого регистров, первого, второго и третьего узлов тарировки соединены с соответствующими входами второго коммутатора, выход которого соединен с входом арифметического блока, а управляющий вход соединен с соответствующим выходом блока управления, первый, второй и третий управляющие входы первого второго и третьего узлов тарировки соответственно объединены и соединены с соответствующими выходами блоха управления и с шиной опорной частоты устройства.Кроме того, каждый узел тарировки содержит вычитатель частот, триггер, элемент И, первый и второй счетчики и регистр, выход вычитателя частот соединен со счетным входом первого счетчика, информационный выход которого соединен с первым входом элемента И, выход переноса первого счетчика соединен. с входом установки в ноль триггера, инверсный выход которого соединен с установочным входом первого счетчика, выход элемента И соединен со счетным входом второго счетчика, выход которого соединен с информационным входом регистра, тактовый вход вычитателя частот и второй вход элемента И объединены и являются первым управляющим входом узла тарировки, первый и второй входы вычитателя частот являются соответственно первым и вторым информационными входами узла тарировки, вход установки в единицу первого счетчика является вторым управЛякщнм входом узла тарировки, вход установки в ноль второго счетчика и вход разрешения записи регистра объединены и являются третьимуправляющим входом 20 узла тарировки, а выход регистра является выходом узла тарировки.На фиг.1 представлена функциональ- . ная схема устройства", на фиг.2- Функциональная схема блока управления; на фиг.3 - функциональная схема узла тарировки; на фиг.4 - функциональная схема арифметического блока.Вычислительное устройство для датчиков с частотным выходом содержит информационный вход 1 с входными шинами 1 , 1 1 э, информационный вход 2 с входными шинами 2, 2, 2, усилители 3+, 3, 3, 32 32, 3,триггеры Шмитта 4 .4 ла ю 4 ф 42 ф35 4 4,умножители 5+ 5 5 5 , 52, 5частоты, первый коммутатор 6, узлы 7, 7, 7 з тарировки,счетчики 8, 88,д, 8 л8.ф 823, регистры 9 л, 92, 922, 9, арифме тический блок 10, выходной регистр 11, блок 12 индикации, блок 13 управления, блок 14 постоянной памяти второй коммутатор 15, шину 16 опор-. ной частоты и шину 17 кода команды 45 "Тарировка", причем в каждом измерительном канале усилитель 3, триггер Шмитта 4 и умножитель 5 частоты последовательно соединены - номер измерительного канала), выходы триггеров Шмитта 4+ 4, и 4 соединены со счетными входами счетчиков 8+ , 8+2 и 8 соответственно и с первыми входами узлов 7, 72 и 7 з тарировки соответственно, выходыеров Шмитта 4 4 и ,соединены со счетными входами счетчиков .82 822 и 823 соответствен 2. фно и с вторыми входами узлов 7 7и 7 з тарировки соответственно, выходы умножителей 5, 5 л, и 5 3 частоты и выходы счетчиков 8, 8 л и 8 соединены с соответствующйми входами первого коммутатора 6, выход которого соединен с информационным входом регистра 9, выходы 65 умножителей 5 , 52 и 52 частоты соединены с информационными входами регистров 9, 92 и 92 э соответ.ственно, выходы счетчков 8 , 82 и 8 соединены с входами разрешения записи регистров 92 л, 92 и 9 . соответственно, выходы регистров 9, 92 л, 92, 9 и выходы узлов 7 л, 7 , 7 тарировки соединены с соответствующими входами второго коммутатора 15, выход которого соединен с входом арифметического блока 10, оследовательно соединенного с выходным регистром 11 и блоком 12 индикации, управляющие входы первого и второго коммутаторов 6 и 15 соединены с соответствующими выходами блока 13 управления, установочный выход которого соединен с входами установки в ноль счетчиков 8 л, 8 ,82 02 , 8 и регистров .99 ф ф первые управляющие входы узлов 7 ,. 7 и 7 тарировки объединены и соединены с шиной 16 опорной частоты устройства, вторые и.третьи управляющие входы узлов.7, 7 и 7 з тарировки соответстве- но объединены и соединены с соответствующими выходами блока 13 управления, другие соответствукщие выходы которого соединены с управляющими входами арифметического блока 10, выходного регистра 11 и блоа 12 индикации, первый вход блока 13 управления соединен с шиной 17 кода команды фТарировкаф, а второй вход - с выходом блока 14 постоянной амяти устройства.Блок 13 управления содержит генератор 18 тактовых импульсов, дешифратор 19 кода команды "Тарировка", устройство 20 синхронизации, блок 21 распределения импульсов, состоящий из блока элементов И 22 и блока элементов ИЛИ 23, регистр 24, причем вход дешифратора 19 является первым входом блока 13 управления, выход дешифратора 19 соединен с управляющим входом устройства 20 синхронизации, тактовый вход которого соединен с выходом генератора 18 тактовых импульсов, первые входы блока элементов И 22 и информационные входы регистра 24 являются вторым входом .блока 13 управления, вто рые входы блока элементов И 22 объединены и соединены с входом разрешения записи регистра 24 и с выходом генератбра 18 тактовых имнульсов, выходы блока элементов И 22 соединены с соответствующими входами блока элементов ИЛИ 23.Каждый из узлов 7 7., 73 тарировки содержит вычитатель 25 частот, триггер 26, элемент И 27, первый и второй счетчики 28 и 29 и регистр 30, причем выход вычитателя 25 час 1013964тот соединен со счетным входом первого счетчика 28, информационныйвыход которого соединен с первымвходом элемента И 27, выход переносапервого счетчика 28 соединен с входом установки в ноль триггера 2 б,5инверсный выход которого соединенс установочным входом первого счетчика 28, выход элемента И 27 соединенсосчетным входом второго счетчика29, выход которого соединен с инфор 10мационным входом регистра 30, тактовый вход вычитателя 25 частот и вто.рой вход элемента И 27 объединены иявляются первым управляющим входом .узла 7 тарировки, первый и второйвходы вычитателя 25 частот являютсясоответственно первым и вторым инфор-.мационными входами узла.7 тарировки, вход установки в единицу первогосчетчика 28 является вторым управляю О щим входом узла 7 тарировки, вход установки в ноль второго счетчика 29и вход разрешения записи регистра 30 объединены и являются третьим управляющим входом узла 7; тарировки, а вьдход регистра 30 является выходом узла 7 тарировки.Арифметический блок 10 состоит иэ узла 31 управления и исполнительного устройстна 32. Узел 31 управле- ЗО ния содержитпоследовательно соединенные программируемую логическую матрицу 33 и операционный регистр 34, причем вход программируемой логической матрицы 33 является информацион ным входом узла 31 управления, а выход операционного регистра 34 яв-ляется выходом узла 31 управления, вход синхронизации которого соединен с управляющим входом операционного регисгра 34.Исполнительное устройство 32 со" держит коммутатор 35 регистрового запоминающего устройства, регистровое запоминающее устройство 36, коммута тор 37 рабочего регистра, рабочий регистр 38, коммутаторы 39 и 40 операндов, коммутатор 41 дополнительного регистра, дополнительный регистр 42, арифметико-логическое устройство 50 43 и коммутатор 44 выходных данных, причем первые входы коммутаторов 35, 37,39 40 и 41 объединены и являются информационным входом исполнительного устройства 32, вторые входы комму таторов 35 и 37 и выход коммутатора 44 объединены и являются выходок исполнительного устройства. 32, выход коммутатора 35 соединен с входом запоминающего устройства 36, выходы которого соединены соответственно . 6 О с нторыми входами коммутаторов 39 и 40, выход коммутатора 37 соединен с входом рабочего регистра 38, ныход которого соединен с третьим входом коммутатора 40, выход коикутатора 65где Й,= И 1,выходной код при 1 -и опросе данного канала,цикл внутреннего опроса, частота следования импульсов на входе умножддтеля 41 соединен с входом дополнительногорегистра 42, выход которого соединенс,четвертым входом коммутатора 40и вторым входом коммутатора 41, выходы коммутаторов 39 и 40 соединенысоответственно с входами арифметикологического устройства 43, выходкоторого соединен с первым входомкоммутатора 44 выходных данных, второй вход коммутатора 44 соединенс выходом коммутатора 39.Устройство работает следующимобразом.Информационные сигналы с выходовтрех дифференциальных пар датчиковд с первого датчика каждой пары сигнал поступает на соогветствующую шину входа 1, с второго датчикана соответствующую шину входа 2)или с трех пар датчик - источникопорного сигнала обрабатываютсяпараллельно во. времени в трех идентичных каналах, каждый из которыхсодержит дне функциональные цепочкиэлементов. В фпервой функциональнойцепочке канала производится обработка сигнала, поступившего на вход 1 устройства, во. второй функциональной цепочке этого же канала, поступившего на вход 2 устройстна 1 входные шины при этом имеют одинаковые индексьд ) .В арифметическом блоке 10 обработка сигналов каждой пары датчиков происходит последовательно вовремени согласно задающей программе,.Один из трех каналов параллельнойобработки работает следующим образом.На входы 1 и 2, поступают дднфордмационные сигналы с частотами Е+, идПри прохождении входных сигналовчерез усилители 3,1 и 3 д. и триггерыШмитта 4 н и 4 формируются последовательности прямоугольных импульсовс частотами следования 1, и д, поступающие затем на входы умнсжитолей 5 Г частоты, на счетные вхо 1421ды счетчиков З,и и 8импульсов, на информационные .входы узла 7 д тарировки, Умножители 5 и 5 частоты, при этом осуществляют умножение частоты следования импульсов в К раз. При опросе данного канала выходы умножителя 5 и счетчика 8 через коммутатор б подключаются к информационному входу регистра 9, что обеспечивает занесение в регистр 9 параллельный двоичный код н соотнетст вии с выражением.Однозременно в регистр 92 заносится код в соответствии с выраже- нием 40 и-- Щ -уо оИ 21 где М - выходной код узла тарировки при 3- м опросе; Далее коммутатор 15 поочередноподключает регистры 9 и 9 к входу арифметического блока 10, в котором происходит обработка результатовопросов по внутреннему циклу устройства, при этом вычисляется код в соответствии с выражениемР Р.:о 1 :о +РРезультат Х Н хранится во внутро 3ренней памяти арифметического блока. При таком структурном построенииустройства можно получить многораз 20рядное число 1 й при использовании:омалоразрядных счетчиков 8 и Зчто существенно снижает требованияк быстродействию счетчиков 844 и 8Измерение начальной разности частот производится следующим образом,При подаче на шину 17 кода команды 1 Тарировка" на четвертом выходеблока 13 управления вырабатываетсяимпульс, который, поступая на входы 30запуска узлов 7, 7, 7 тарировки,.приводит их в исходное состояние идает команду, по которой начинаетсяизмерение начальной разностной частоты. Одновременно на шину 1 б поступает импульсная последовательностьопорной частоты Еоп, которая проходит на входы синхронизации узлов7 , 7, 7. тарировки.При опросе данного канала вследза счетчиками З,и, 84 и умножите- .лями 54 и 5 опрашивается узел71 тарировки, при этом на его вйходе вырабатывается двоичный коди соответствии с выражением 45 цикл внутреннего опроса;и К - входные частоты по данно 1 ому каналу в начальных условиях, когда производитсятарировка;т. - опорная частота.Далее этот код через коммутатор 15 поступает на вход арифметического блока 10, где происходит обработка результатов опросов по внутреннему циклу устройства в соответствии с выражением ооЕ 831=1 Ьо Ьо 3Ро 1 оРезультат 1 М хранится во внут-о 54ренней памяти арифметического блока 10. Другие два канала с входными частотамии 1, 4 и 1 работают аналогично.Следует отметить, что для получения высокой точности при ограниченном времени измерения необходимо чтобы разностная частотамиК-отличалась от нуля. Особенйо неблагоприятен для проведения тарировки случай, если значение 1 Р колеблется около нуля в ту и другую сторону в процессе измерения. В предлагаемом устройстве к датчикам предъявляетсяО О О О 0 ФОтребование:1+,7 1 , 14) 1,1 2 ЪПричем диапазон значений начальной разностной.частоты и число периодов и, длительность которых измеряется при тарировке, выбираются исходя из требуемой точности и допустимого времени измерения. Т,е, узлы тариров" ки могут обеспечить высокую точность только в более ограниченном диапазоне, чем весь диапазон входных частот.При правильном выборе значенийи ю измерение начальной разностРной частоты в таком устройстве может быть произведено с погрешностью меньшей, чем цена единицы младшего. разряда арифметического блока 10,Это объясняется тем, что при предлагаемом методе измерения начальной разности частот число о о оои и может быть выбрано больше, чем емкость разрядной сетки блока 10.1013964 Составитель В, ГусевРедактор А. Шишкина Техред К,Хыцьо Корректор И. Шул 04 лиал ППП "Патент", г. Ужгород, ул. Проектн Заказ 3006/58 Тираж ВНИИПИ Государственного по делам изобретени 113035, Москва, Ж, Р