Телековец

Номер патента: 1756897

Опубликовано: 23.08.1992

Авторы: Каляев, Телековец

МПК: G06F 15/00, G06F 15/332

Метки: микропроцессор

...п 1 В х 1 гп 9/)Таким образом, с помощью четырех микропроцессоров реализуется "бабочка" БПФ: операций "бабочка" БПФ с одинарной разрядностью реализуется на основе двух микропроцессоров," регистры 16 и 17 служат для выравнивания временных задержек в микропроцессоре; общая временная задержка прохождения информации в мйкропроцессоре составляет 18 тактов; коммутаторы выполняются на основе элементов И-ИЛИНЕ (или ИЛИ-И-НЕ) и НЕ.Введение новых блоков и расширение операций, вы пол няемых арифметическими блоками, позволяет повысить функциональные возможности микропроцессора, Введение. распределенной коммутационной системы дает воэможность программной перестройки структуры микропроцессора и увеличения разрядности обрабатываемых чисел.Формула...

Номер патента: 1742813

Опубликовано: 23.06.1992

Автор: Телековец

МПК: G06F 7/38

Метки: данных

...выходного коммута 0 тора и с входом задания режима второгорегистра сдвига,На фиг.1 приведена структурная схемаАУ; на фиг,2 - функциональная схема дешифратора команд; на фиг,З - временные5 диаграммы работы устройства.Устройство для обработки данных содержит входные шины 1 и 2 первого и второго операндов, входной коммутатор 3,регистры 4 и 5 первого и второго операндов,коммутатор 6 операндов, промежуточныйрегистр 7, арифметико-логический блок 8, первый коммутатор 9 результата, счетчик 10, второй регистр 11 сдвига, выход 12 переноса устройства, вход 13 переноса устройства, коммутатор 14 переноса, второй коммутатор 15 результата, дешифратор 16команд, триггер 17 признака, выходы признака 18 и результата 19 устройства, выходной коммутатор...

Номер патента: 1721828

Опубликовано: 23.03.1992

Автор: Телековец

МПК: H03M 7/00

Метки: двоичного, двоичный, избыточный, код, кода

...преобразования двоичногокода числа А в избыточный двоичный код имеет вид+а =а а+М; ааааа+ Ма =аа+М при Ч=1; при Ч=О,где а - текущий разряд числа А;М - маркер (начало слова).В избыточном двоичном коде маркер (комбинация 11) выполняет роль метки начала слова, которая служит для сброса предыдущего состояния триггеров и регистров 5 10 15 20 25 30 35 40 45 50 55 арифметических устройств, работающих в избыточной двоичной системе счисления, На первом выходе 15 преобразователя (а+) единичный потенциал избыточного двоичного числа соответствует цифре "1", а на втором выходе 16 (а ) - цифре "1" ( 00 = О, 10 =+1, 01 = -1, 11 = маркер),С приходом единичного потенциала на установочный вход 12 преобразователя триггер 1 устанавливается в нулевое...

Номер патента: 1663610

Опубликовано: 15.07.1991

Авторы: Белоус, Головко, Каляев, Станишевский, Телековец, Фуфин

МПК: G06F 7/49

Метки: последовательный, сумматор

...третьего, четвертого злемеит 08 И-НЕ блока формирования ре. зультата соединены с С-входами первого,второго и третьего входных О-триггеров и с тактирующим входам сумматора, о т л и ч аю щ и й с я тем, что, с целью повышения быстродействия сумматора, в него введены первый, второй и третий О-триггеры остатка и первый, второй триггеры результата, второй О-вход первого входного О-таиггера соединен с инверсным отрицательным входом первого операнда сумматора., роЙ положительный вход второго операнда сумматора соединен с таетьим О-входом врытого входного 0-таиггера и вторым О-входом третьего входного О-триггера, третий О- вход которого соединен с прямым отрицательным входом первого операнда сумматора, инверсный положительный вход первого...

Номер патента: 1619251

Опубликовано: 07.01.1991

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, последовательный, системе, сумматор, счисления

...имеет вид1 (.( 1+г (г (г 1 (.гили,Элемент ИСКЛИЧАИЦЕЕ ИЛИ 24 Аармирует значение положительной суммыЛогические выражения для результата имеют видЕ =ЯЧЯР+г (+(В табл. 2 приведен пример сложения чисел А О, 1110 и В=О, 1010 в устройстве (2=1,10=0,10).Формула и з о б р е т енияПоследовательный сумматор в избыточной двоичной системе счисления, содержащий блоки Аормирования положительной и отрицательной сумм, блок формирования результата и два элемента задержки, причем входы блока Аормирования отрицательной суммы соединены с первым и вторым входами сумматора, а выход подключен к входу первого элемента задержки, выход которого соединен с первым входом блока Аормирования положительной суммь(, выход кото- рога подключен к входу второго элемента...

Номер патента: 1594523

Опубликовано: 23.09.1990

Автор: Телековец

МПК: G06F 7/49

Метки: параллельный, сумматор

...с = 1 сумматор производит сло жение отрицательного двоичного числа(а) с числом в избыточноч системесчисления (Ь) а с выходов 15 и 16сумматора выдается отрицательное значение результата, т,е. с выходов 15и 16 выдаются соответственно отрицательное и положительное значения результата (Ь-а),При с = 1 сумматор также производит вычитание из двоичного положительного числа (а) числа в избыточнойсистеме счисления (Ь), а с выходов15 и 16 сумматора выдается положительное значение результата (а-Ь),Формула.изобретенияПараллельный сумматор, содержащийв каждом разряде блок Аормированияотрицательной суммы и блок Аормированин положительного переноса, первый триггер результата, причем вход синхронизации первого триггера результата соедцнен с входом...

Номер патента: 1587494

Опубликовано: 23.08.1990

Авторы: Арцатбанов, Гречишников, Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сложения, счисления

...первые П-входы первого и второго П-триггеровблока формирования результата являются соответственно первым и вторымвходами признака блока формирования результата, С-входы первого ивторого П-триггеров подключены квходу синхронизации блока формирования результата, и; инверсные выходыявляются соответственно первым ивторым выходами блока формированиярезультата, а вторые П-входы первого и второго П-триггеров блока формирования результата подключены квторому входу признака "1" блока формирования результата. Последний содержит две группы по три элементаИ-НЕ, причем первые входы элементовИ-НЕ первой и второй групп подключены к первым входам первых элементовИ-НЕ соответственно первого и второго П-триггеров, второй вход первогоэлемента И-НЕ первой...

Номер патента: 1583935

Опубликовано: 07.08.1990

Автор: Телековец

МПК: G06F 7/49

Метки: коэффициент, умножения

...10 результата. Значения старшего (и+1)-го разряда суммы (с выхода переноса старшего и-го разряда параллельного сумматора 9) суммируется с значением и-го разряда предыдущего частичного результата (с выходов старшего и-го разряда регистра 10 результата) в последовательном сумматоре 11, работакщем в избыточной системе счисления. Результат умножения с выходов последовательного сумматора 11 подается на выходы положительных 12 и отрицательных 13 значений произведения устройства, Результат умножения выдается последовательно старшими разрядами вперед в избыточной двоичной системе счисления.Формула изобретенияУстройство для умножения на коэффициент, содержащее регистр коэффициента, блок элементов И, блок анализа знака, регистр результата и...

Номер патента: 1469504

Опубликовано: 30.03.1989

Авторы: Семерников, Телековец

МПК: G06F 11/26, G11C 29/00

Метки: матриц, программно-логических

...состояние, устройство переходит в режим сравнения полученного эталонного кода состояния выходов ПЛМ (с выходов триггеров 17) с реальным кодом контролируемой ПЛМ, который подается на входы 12 устройства, При наличии инверсных выходов 40 ПЛМ эталонный код инвертируется блоком 4.Если коды ПЛМ и устройства контроля совпадают, то триггеры 15 и 17 обнуляются, в счетчик 9 добавляется единица, и начинается (д+1)-й цикл контроля. При несовпадении кодов триггер 7 сбоя перебрасывается в единичное состояние (по переднему фронту импульса триггера 26 управления).Формирователь 22 импульсов запирается потенциалом триггера 7 сбоя, режим контроля останавливается в 1-м цикле.Блок 5 индикации показывает значение 1-го контрольного кода, при котором...

Номер патента: 1322260

Опубликовано: 07.07.1987

Автор: Телековец

МПК: G06F 7/49

Метки: последовательный, сумматор

...подаются такжестаршими разрядамн вперед инверсныепо тожительные ч о грццательн. е значения второго операд (Ь), представленного цифрами 1,О и 1, и на входные шины 8 и 9 подаются прямые положительные и отрицатечгные знач.ничвторого операнда,Входная логика цс ргото 1)-триггера2 формигует значецц .тка 1 оженияБ, =Б, -22. в соответс - ,згги с:югнчес -1ким выражениемБ =а Ь: ",а Ь. 22260 1Входная логика второго П-триггера3 формирует отрицательное значениерезультата в соответствии с логическм выражением2, =Б, з Ь ЧЯ, ЬВходная логика третьего Р-триггера 5 формирует положительное значениерезультата в соответствии с логичес" 10 кцм выражениемЕ;а,Я,., Ь;ЧЬБ,Пример сложения двух чисела = О 101010 и Ь = 10110 10 1, реэуль"11 татом которого является...

Номер патента: 1215119

Опубликовано: 28.02.1986

Авторы: Любарский, Прасолов, Телековец

МПК: G06F 17/15, G06F 17/18

Метки: анализатор, многоканальный, статистический

...выхода 5 блока б управления (импульсы Т 2 с выхода элемента И 39)Цифровой дискриминатор 8 сравнивает код сигнала У(Е) с кодом вспомогательного сигнала 0(1), поступаю- щего от генератора 13 псевдослучайных чисел через коммутатор 12 на второй вход дискриминатора 8, который выдает логическую единицу, если код входного сигналаЩ больше кода вспомогательного сигнала, и логический нольв противном случае,Сигнал ; с выхода цифрового дискриминатора 8 поступает в регистр 9 сдвига, где задерживается на время Тн = И . Величина задержки5 задается с помощью коммутатора 1 О, который управляется кодом счетчика 45 блока 6 управления. Значение 1= 8 у" 2 ,+(1+ ) И 3 с выхода коммутатора 1 О подается на первый информационный вход коммутатора 18 первого...

Номер патента: 1170462

Опубликовано: 30.07.1985

Авторы: Суменкова, Телековец

МПК: G06F 17/14

Метки: быстрого, преобразования, фурье

...шВ КеС; -КеВ; 1 шС. (2) 40 В начале каждого цикла работы на первый управляющий вход 32 устройства подается импульс запуска, а на группу входов 9 устройства подаются значения знаков реальной и мнимых частей операндов и коэффициента, которые заносятся в регистр 10 знака импульсов запуска. Одновременно на входы 5 и 6 устройства подаются значения и разрядов реальной и мнимой частей коэффициента, которые заносятся в и-разрядные регистры 7 и 8,Импульс запуска устанавливают также в нулевое состояние регистры 3 и 4 и регистры 23 блоков умножения.Начиная с первого такта работы, на входы 1 и 2 устройства подаются значения вещественной и мнимой частей первого операнда А последовательно разряд за разрядом, начиная от старшего разряда, которые...

Номер патента: 1160414

Опубликовано: 07.06.1985

Авторы: Замазий, Семерников, Телековец

МПК: G06F 11/30

Метки: блоков, логических

...соединенс вторым входом второго элементаИ, третьим входом соединенного свыходом второго коммутатора, информационные входы которого подключенык выходам первого регистра сдвига,входы установки в 0 первого и второго Р -триггеров подключены соответственно к выходам шестого и пятого элементов И, а входы элементаИЛИ соединены с выходом триггерасбоя и выходами первого счетчика. сутствию связи (прожигу) элемента матрицы соответствует логическая "1" в программе, а наличию связи - "0 .В каждом 1-м (1 = 1,2 к) цикле контроля на выходы 11 устройства и на информационные входы первого коммутатора 12 подается контрольный 1-разрядный код с выходов первого счетчика 8, а на управляющие входы коммутатора 2 и в блок 1 памяти - код адреса с выходов...

Номер патента: 1073177

Опубликовано: 15.02.1984

Авторы: Подкопаев, Солимгоров, Телековец

МПК: B66B 17/08

Метки: подъемник, скиповый

...и подьем цу ю лебедку с тяговыми канатами 12 .Недостатком данного подъемника является загрузка скипа с применением бульдозеров цли лругого подобного оборудования.Пель изобретения - снижение энергоемкости путем обеспечения использованиялс белки лля загрузки скина,11 остацлеццая цель достигается тем, чтов скицовом подъемнике, содержагцем скип,направля)опцие ц подъемную лебедку с тяговыми канатами, передняя стенка скина выполнена с ьемной, соединена с тяговымиканатами ц с)абжеца рукоятками вожлецияес црц горизонтальном перемещении. 25На фиг, 1 изображен подъемник, об)цгпйвцл; ца фцг. 2 - то же, в момент заг рузкискина.Скицовой цолъемцик состоит из скина 1,оцорць 1 с ролики когороп) уста цов. ець) ца 7)гнаправляющих 2, лебедки...

Номер патента: 1062717

Опубликовано: 23.12.1983

Авторы: Зайцев, Телековец

МПК: G06F 17/15

Метки: коррелометр

...соответственно с пятым,первым и вторым выходами блока, вы Яход элемента ИЛИ - с третьим выходом блока, а выходы всех элементовгруппы элементов неравнозначностии выходы третьего и четвертогоэлементов И образуют шестой выходблока,На Фиг, 1 приведена структурнаясхема коррелометра; на фиг. 2Функциональная схема блока управления.Коррелометр содержит первуюи вторую входные шины 1 и 2, переключатель 3 входных шин 1 и 2,блок 4 сравнения, аналого-цифровойпреобразователь 5, блок 6 управления, блок 7 начальной записи, 40блок 8 фиксации среднего значениямодуля и вычислительные блоки 9,каждый из которых содержит коммутатор 10, сдвиговый регистр 11 задержки знака, элемент 12 неравнозначности, преобразователь 13 кода,сумматор 14, блок 15 памяти и...

Номер патента: 1059566

Опубликовано: 07.12.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...содержит входы 1 множимого, регистр 2 множимого, блок3 элементов И, входы 4 множителя,регистр 5 множителя, триггер 6,блок 7 элементов И, регистр 8 результата, первый разрядный комбинационный сумматор 9, вход 10 записи,регистр 11 коммутации, второй (К+1) -разрядный комбинационный,аумматор 12,сумматор 13 в избыточной двоичнойсистеме счисления, коммутатор 14,выход 15 положительных значенийустройства, выход 16 отрицательныхзначений устройства, блок 17 анализазнака, а также входы 18 и 19 знаков множимого и множителя.Сумматор 13 в избыточной двоичнойсистеме счисления содержит входы 20.и 21, элемент ИЛИ 22, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 23, триггер 24, элементИ 25, элемент И 26, выходы 27 и 28и элеме нт 2 9 НЕ.В устройстве информационные...

Номер патента: 1042011

Опубликовано: 15.09.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сумматор, счисления

...И-НЕ подключены к выходу седьмого элемента И-НЕ и к второму 65 Ч-входу первого РЧ-триггера, прямойвыход суммы которого подключен кпервому К-входу первого КЯ-триггераи к седьмым входам первого и второгоэлементов И-НЕ, восьмые входы которых соединены с прямым выходом переноса первого РУ-триггера, выходдевятого элемента И-НЕ соединен стретьим входом второго элемента И-НЕ,выходы лервого и второго, элементовИ-НЕ подключены соотнетственно к пер.ному и второму Я-входам первогоКЯ-триггера, второй К-вход которогосоединен с выходом третьего блока фор.мирования результата, выход десятогоэлемента И-НЕ соединен с первымЧ-нходом второго РУ-триггера, с третьим входом четвертого и с пятымвходом пятого элементов(И-ЙЕ, выходвосьмого элемента И-НЕ...

Номер патента: 1024906

Опубликовано: 23.06.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...входом перено 25са первого сумматора, первые вхоаы разряцов которого соецинены с информационными входами блока, управляющий входкоторого поцключен. к первому вхоцу элвмента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы раэ ЗОрядов первого сумматора подключены квхоцам разрядов регистра, выходы переноса и старпего разряца первого сумматора поцключены к вхоцам элемента ИЛИ,выход которого соецинен с вхопом первно З 5са второго сумматора, первые входы разрядов которого. соединены с выходамиразрядов регистра, первый вход знакового разряда второго сумматора соединенс выхопом .старпего разряда регистра,выходы.разряцов второго сумматора соединены с информационными вхоцами преобразователя прямого коаа в дополнительный, управляющий вхоц которого соединенс выхоцом...

Номер патента: 1020818

Опубликовано: 30.05.1983

Авторы: Прасолов, Телековец

МПК: G06F 7/49

Метки: вычисления, произведений, сумм

...второго множимого и второ го множителя устройства, Выхоцы преобразователей 17 и 18 кода соединены соответственно с первь 1 ми и вторыми разрядными вхопами третьего комбинационного сумматора 23, вьиоцы +3 младших разрядов которого подключены к первым входам +3 младших разрядов четвертого комбинационного сумматора 24, первые входы Ь+4)-го и 5+5)-го разряцов ко- . торого соединены с выхоцом старшего (+4)-го разряда третьегокомбинационного сумматора 23. Вторые входы разрядов четвертого комбинацион ного сумматора 24 с второго по (к+3)-й поцключены к выходам +2 млацших раэ .рщов регистра 25 результата, вьиоц (к+ 4)-го разряда которого соединен с вторыми входами %+4)-го и 0(+5)-го разрядов четвертого комбинационного сумматора 24 и с вторым...

Номер патента: 1013946

Опубликовано: 23.04.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...блоков элементов 2 ИИ 2 ИЛИ, входы второй группы которыхсоединены с соответствующими выходами второго регистра множителя, выходы первого и второго комбинационных сумматоров подключены к соответствующим входам второй группы соответственно первого и второго сумматоров результата. На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - дваэлемента 2 ИИИЛИ,Устройство для умножения имеетвходы 1 и 2 множимого устройства,первый и второй регистры 3 и 4 множимого, первый и второй входы 5 иб множителя устройства, первый ивторой регистры 7 и 8 множителя, регистр 9 задержки, блоки 10 - 13элементов 2 ИИИЛИ, регистр 14сдвига, комбинационные сумматоры15 и 16,. сумматоры 17 и 18 результата, регистры 19 и 20 результата,сумматор 21 в двоичной...

Номер патента: 1005035

Опубликовано: 15.03.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...и второго блоков 6 и 7 элементов И, вторыевходы которых соединены соответственно с первым и вторым выходамиблока 5 анализа знака, третий входкоторого подключен к входу 8 знакамножителя устройства. Выходы первого и второго блоков 6 к 7 элементов Исоединены с вторыми входами соответственно первого и второго сумматоров9 и 10 результата, первые входы которых подключены к выходам соответственно первого и второго регистров11 и 12 результата, выходы переносасумматоров 9 и 10 результата соединены соответственно с первым и вторым входами сумматора 13 в избыточной двоичной системе счисления, третий и четвертый входы которого подключены к выходам старшего разрядасоответственно первого и второго регистров 11 и 12 результата, входыкоторых подключены...

Номер патента: 999043

Опубликовано: 23.02.1983

Авторы: Телековец, Чиж

МПК: G06F 7/49

Метки: умножения

...с выходами . (и) младших разрядов регистра 10результата, входы которого соответственно соединены с информационнымивыходами комбинационного сумматора 5выход переноса которого соединенс первым информационным входом коммутатора 9, выход старшего разряда регистра 10 результата соединен совторым информационным входом коммутатора 9, управляющий вход которого соединен с выходом блока 8 анализа знаков, а выходы соответственно соединены с входами сумматора 11 в избыточной двоичной системе счисления, выходы 12 и 13 которого являются выходами устройства.Устройство для умножения работает следующим образом.В начале цикла умножения регистр 10 результата устанавливается в нулевое состояние, а в регистр 2 множителя с шины 1 множителя заносится,значение...

Номер патента: 997032

Опубликовано: 15.02.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сложения, счисления

...первого и второго элементов НЕ 13 и 14 и подключены к выходам соответственно первого и второго элементов ИЛИ 3 и 8. Прямые ныходы первого и второго О-триггеров 9 и 10 подключены к третьим входам соответственно второго и первого элементов 2 И-ИЛИ 11 и 12, четвертые входы которых соединены с выходами соответственно первого и второго элементов НЕ 13 и 14, а выходы соединены с выходными шинами 15 и 16 результата устройства.Любое число А в двоичной избыточной системе счисления с цифрами 1,0, 1 можно передавать по двум шинам А+ и А" в виде последовательности двухразрядных двоичных чисел.При сложении только положительных чисел слагаемые поступают в устройство по шинам 1 и 2 положительных значений, а при сложении .только отрицательных чисел...

Номер патента: 997030

Опубликовано: 15.02.1983

Автор: Телековец

МПК: G06F 7/49

Метки: вычислительное

...третьего и четвертого блоков элементов И 17 и 18,вторые входы которых подключены соответственно к первому и второму выходам второго коммутатора 10, Выходы первого и второго блоков элементов И 15 и 16 соединены с первыми входами соответственно первогои второго комбинационных сумматоров19 и 20, вторые входы которых подключены к выходам соответственнотретьего и четвертого блоков элементов И 17 и 18. Выходы первого и второго комбинационных сумматоров 19и 20 подключены ко вторым входамсоответственно первого и второго сумматоров результата 21 и 22, первыевходы которых соединены с выходами.и младших разрядов соответственнопервого и второго регистров результата 23 и 24, входы которых подключены к выходам соответственно первогои второго...

Номер патента: 991414

Опубликовано: 23.01.1983

Автор: Телековец

МПК: G06F 7/49

Метки: умножения

...и второйсумматоры 5 и б результата,первый ивторой регистры 7 и 8 результата, сум.матор 9 в избыточной двоичной системе счисления,Шины 10 и 11 множителя устройстнасоединены с входами соответственнопервого и второго регистров 1 и 2множителя, шины 12 и 13 множителяустройства соединены соотнетственнос первыми и третьими входами группэлементов 2 ИИЛИ 3 и 4, вторые ичетвертые входы которых подключенык выходам первого и второго регистров 1 и 2 множителя, выходы первогои второго элементов 2 ИИЛИ 3 и 4соединены с вторыми входами соответственно первого и второго сумматоров5 и б результата, первые входы которых подключены к выходам соответственно первого и второго регистров 7и 8 результата, выходы переноса сумматоров 5 и б результата...

Номер патента: 978144

Опубликовано: 30.11.1982

Автор: Телековец

МПК: G06F 7/49

Метки: вычисления, произведений, суммы

...результата, выходы остальных разрядов которых подключены квторым входам разрядбв с второго пок-ый соответственно первого и второго комбинационных сумматоров 10 и11.Вычисление суммы произведений вкаждом цикле производится по следующей формулеЕ = АС + ВО,где А и Б - множимые, выраженные цифрами 1,0 и 1 избыточнойдвоичной системыС и О - множители, выраженныецифрамии 1 (цифраозначает 0 в двоичнойсистеме),Так как каждый разряд множителейможет принимать только значения Т или1, то текущая сумма произведений Уможет быть получена путем формирования суммы или разности множимых5 А+ВийА-ВЗначения множителей параллельным кодом подаются по шинам 1 и 2 первого и второго множителей устройства и заносятся в регистры 3 и 4 множителей. Значения...

Номер патента: 960804

Опубликовано: 23.09.1982

Авторы: Переяслов, Телековец

МПК: G06F 7/49

Метки: умножения

...первого разряда соответственно регистров б и 7 глножитлого. Сигналы совпадения, соответствующие произведению значения и-го разряда множителя В на значение в-го разряда множимого А, подаются с выходов первых элементов И блоков 4 и 5 в коммутатор 8. Сигнал на выходе элемента И блока 4 имеет место при А, = 1, а на выходе элемента И блока 5 при А, = 1.В коммутатор 8 поступают значения произведений Сп й Ап, Вп или Сп = Атп Врркоторые в зависимости от значения знака множителя, поступающего на управляющий вход коммутатора 8, подаются на первый вход первой группы входов сумматоров 9 и 10 результата. Если знак множителя равен нулю, т.е. множитель положителен, то в сумматор 9 результата подается значение произведения Сп , а в сумматор 10...

Номер патента: 959092

Опубликовано: 15.09.1982

Автор: Телековец

МПК: G06F 17/18

Метки: анализатор, многоканальный, статистический

...Зб перебрасывает внулевое состояние триггер цикла 28,который запрещает прохождение импульсов через элементы И 29, 30,31и 32 до следующего цикла, т.е. до.прихода на единичный вход триггера28 импульса с выхода делителя частоты 37, 65 В режиме вывода триггер 42 запре-щает прохождение импульсов записи(Т 2) на выход 27 блока, что позволяет сохранить информацию в запоминаЮщих устройствах 17 до начала следующего этапа вычислений.По окончании режима вывода с выходв последнего разряда счетчика вывода 41 подается импульс на выход 20блока управления, на счетный входсчетчика задержки 44 и сбрасываютсяв нулевое состояние триггеры 42 и40. При этом в течение первого цикла работы анализатора запрещаетсяпрохождение импульса считывания (Т 1)через...

Номер патента: 942039

Опубликовано: 07.07.1982

Автор: Телековец

МПК: G06F 17/15

Метки: корреляционной, максимума, поиска, функции

...введен блок коммутаторов, информационные входы которого подключены к соответствующим выходам 25 первого блока задержки, а выходык вторым входам соответствующих блоков умножения, управляющий вход блока коммутаторов соединен с выходом дешифратора. 30 На чертеже приведена структурная схема устройства для поиска максимума корреляционной функции.Первый и второй входы 1 и 235 устройства подключены к входам .первого и второго аналого-цифровых преобразователей 3 и 4, выходы которых соединены с входами соответ" ственно блока 5 ( дискретной) и блока 6 (предварительной ) задержки, выход которого подключен к первым входам блоков 7 умножения, вторые входы которых соединены с соответст" вующими выходами блока 8 коммутаторов,45 Информационные...

Номер патента: 924698

Опубликовано: 30.04.1982

Авторы: Телековец, Ширванян

МПК: G06F 7/49

Метки: избыточной, системе, сложения, счисления

...разряда аргумента а Полученный реэуПол ченный результат подтверждает (или Ь ). Первый и восьмой инфор- правильную работу устрКф 1Таким об азом, введение блока. мационные входы мультиплексора 13 . Таким обр , д седьмой информационные входы - с элементов И, ИЛИ, ЮЦЕ соединены с шиной 14 ф 1 ф, третий иФормирования переноса, логических шивой 15 0. На второй и четвертый позволяет упростить устройство, таккак отс тствуют реверсивный счетчикато а схема выработки отри- .информационные входы мультиплексора как отсутствуют ре рс 13 подается значение (К+1)-го (знако и шифратор, а ыр вого) разряда аргумента Ь (или а),. цательного рательного переноса значительно упроа на пятый и шестой информационййе Жена. В начальном состоянии регистр б...