Устройство для контроля логических схем

(56) 1. Ав тельство СССР Р 744580, /00, 1978,2. Авто льство СССР Ю 746529, к 00, 1978 (прототип).(54)(57) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ, содержащее первый регистр, первый вход которого сое-. динен с первым входом устройства, второй вход которого соединен с первым входом блока синхронизации, второй вход которого соединен с выходом генератора тактовых импульсов, третий вход устройства соединен с первым входом блока ввода, первый выход блока синхронизации соединен с вторым входом первого регистра, выход которого соединен с первым входом первой памяти, выход которой соединен с входом первого коммутатора, первый выход которого через преобразователь параллельного кода в последовательный соединен с первым входом генератора знаков, второй выход первого коммутатора соединен с первым входом блока формирования временной диаграммы, выход которого соединен с первым входом второго ком. мутатора, регистр режима, выход которого соединен с первым входом первого дешифратора, второй вход которого через блок задержки соединен с вторым выходом блока синхро- низации, третий выход которого соединен. с первым входом первого счетчика, второй вход которого и первый вход первого элемента ИЛИ соединены .с первым выходом первого дешифратора, второй выход которого соединен с вторым входом первого элемента ИЛИ,.выход которого соединен с вторымвходом первой памяти, распределитель,выход которого соединен с вторымивходами генератора знаков и блока выработки временной диаграммы, третий выход первого дешифратора соединен с первым входом второго дешиф-ратора, первый выход которого сое"динен с первым входом блока сравнения, второй выход второго дешифратора соединен с первым входом третьего коммутатора, второй вход которогосоединен с первым выходом блока ввода, второй выход которого соединенс первым входом второй памяти, блокиндикации, о т л и ч а.ю щ е е с ятем, что, с целью повышения коэффициента использования оборудования,в него .введены три компаратора, коммутатор, делитель частоты, два счет,чика, регистр, триггер, два узлаэлементов ИЛИ, узел элементов И, триэлемента И, причем, выход первогорегистра через первый кОмпараторсоединен с входом блока задержки,.четвертый выход блока синхронизации и второй выход первого дешифратора через второй счетчик соединены с входом первого узла элементов ИЛИ, через который выход первого счетчика соединен с третьим входом первой памяти, выход которойсоединен с вторым входом блока сравнения, выход которого через первыйэлемент И соединен с первым входомузла элементов И, выход которогочерез второй узел элементов ИЛИ соединен с входом блока индикации, выход генератора знаков соединен свторым входом второго коммутатора,выход которого соединен с первымвходом второго регистра, выход которого соединен с вторым входомузла элементов И, третий выход первого дешифратора соединен с входомпервого элемента И, четвертый выход1013956 первого дешифратора соединен с тре-,тьим входом второго коммутатора,пятый выход блока синхронизациисоединен с входом делителя частоты,первый выход которого через распределитель соединен с входом второгоузла элементов ИЛИ, второй и третийвыходы делителя частоты соединены свторым входбм второго регистра итретьим входомтретьего коммутатора,выходы которого соединены с входамивторого и третьего элементов И итретьего счетчика, третий выход вто.рого дешифратора соединен с входомвторого компаратора и через второйэлемент И - с входом четвертогокоммутатора, первый выход которогочерез второй компаратор соединен спервым выходом устройства, четвертый Изобретение относится к вычислительной технике и может быть использовано для поиска неисправностейцифровых вычислительных узлов.Известно устройство для контроля 5логических схем, содержащее регистр,цифровой компаратор, блок задержки,блоки управления, блок памяти,блок индикации, блок синхронизации,генератор импульсов, преобразователькодов, блок выработки временной диаграммы, блок выработки знаковой информации1 3Недостатком этого устройства является невозможность сравнения эталонных данных с действительными сигналами исследуемого объекта.Наиболее близким к предлагаемомуявляется устройство, содержащее регистр, блок синхронизации, генератортактовых импульсов, блок ввода двепамяти, три коммутатора, блок формирования временной диаграммы, регистррежимов, два дешифратора, блок задержки, счетчик, элемент ИЛИ, распределитель, блок сравнения, блок ин.дикации, преобразователь кодов,.ге",нератор знаков 2.Недостатком известного устройст. ва является то, что оно предназначено для контроля и диагностикитолько устройства в целом, в егорабочем режиме. Контроль и диагностика отдельных, автономных, типовыхэлементов замени (ТЭЭ), узлов и. 35блоков невозможны без использования дополнительных приборов. Подавтономными понимаются ТЭЗ, вынесенные.(отдельные, изолированные) запределы системы и работающие только в комплексе с .другими ТЭ 3 или( 40 выход второго дешифратора через третий счетчик соединен с вторым входом второй памяти и вторым входомвторого дешифратора, пятый выходкоторого соединен с вторым входомблока ввода, третий выход которогосоединен с первым входом триггера,выход которого соединен с третьимвходом второй памяти и через третий элемент И - с четвертым входомвторой памяти, выходкоторой соединен с входом третьего компаратора,второй выход четвертого коммутаторачерез третий компаратор соединен свторым выходом устройства, шестойвыход второго дешифратора соединенс вторым входом триггера, выход второй памяти соединен с третьим входом блока сравнения,самостоятельно под управлением программного обеспечения, а также узлы и блоки, которые Конструктивно могут быть отделены от ЭВМ в процессе изготовления, профилактики или ремонта. Кроме того, устройство не позволяет налаживать отдельные готовые узлы и блоки вновь разрабатываемых цифровых схем до тех пор, пока не будут закончены все узлы и блоки, входящие в разрабатываемое устройство, а также не отлажено его программное обеспечение. Эти недостатки требуют больших затрат времени на поиск неисправностей, а следовательно больших затрат на этапе контроля и диагностики цифровых схем.ЮЦелью изобретения является повышение коэффициента использования оборудования.Для достижения поставленной цели в устройство для контроля логических схем, содержащее первый регистр, первйй вход которого соединен спервым входом устройства, второй вход которого соединен с первым входом блока синхронизации, второй вход которого соединен с выходом генератора тактовых импульсов, третий вход устройства соединен с первым входом блока ввода, первый выход блока синхронизации соединен с вторым входом первого регистра, выход которого соединен с первым входом первой памяти,.выход которой соединен с входом первого коммутатора, первый выход которого через преобразователь параллельного кода в последовательный соединен с первым входом генератора знаков, второй выход первого коммутатора соединен с первым входом блока формирования временной диаграммы, выходкоторого соединен с первымвходомвторого коммутатора, регистр режи-.ма, выход которого соединен с первым входом первого дешифратора,второй вход которого через блок задержки соединен с вторым выходомблока синхронизации, третий выходкоторого соединен с первым входом первого счетчика, второй вход,которого и первый вход первого элемента ИЛИ соединены с первым выходомпервого дешифратора, второй выход которого соединен с вторым входом первого элемента ИЛИ, выход которогосоединен с вторым входом первой па"мяти, распределитель, выход которогосоединен с вторыми входами генератора знаков и блока выработки временной диаграмм, третий выход первогодешифратора соединен с первымвходом второго дешифратора, первыйвыход которого соединен с йервымвходом блока сравнения, второй выходвторого дешифратора соединен с первым входом третьегб коммутатора, второй вход которого соединен с первымвыходом блока ввода, второй выходкоторого соединен с первым входомвторой памяти, блок индикации, введены три компаратора, коммутатор,делитель частоты, два.счетчика,регистр, триггер, два узла элементов ИЛИ, узел элементов И, триэлемента И, причем, выход первогорегистра через первый компаратор соединен с входом блока задержки, четвертый выход блока синхронизации ивторой выход первого дешифратора через второй счетчик соединены свходом первого узла элементов ИЛИ,через который выход первого счетчикасоединен с третьим входом первой памяти, выход которой соединен с вторым входом блока сравнения, выходкоторого через первый элемент И сое-динен с первым входом узла элементов И, выход которого через второйузел элементов ИЛИ соединен с входом блока индикации, выход генератора знаков соединен с вторым входом второго коммутатора, выход которого соединен с первым входом вто.рого регистра,выход которого соединен с вторым входом узла элементов И, третий выход первого дешифратора соединен с входом первого элемента И, четвертый выход первого дешифратора соединен с третьим входомвторого коммутатора, пятый выходблока синхронизации соединен свходом делителя частоты, первый выходкоторого через распределитель сое-.динен с входом второго узла элементов ИЛИ, второй и третий выходыделителя частоты соединены с вторым входом второго регистра и третьим входом третьего коммутатора, выходы которого соединены с входами второго и третьегоэлементов И и третьего счетчика, третий выход второго дешифратора соединен с входом второго компаратора и черезвторой элемент И - с входом четвертого коммутатора, первый выход которого через второй компаратор сое 10 динен с первым выходом устройства,четвертый выход второго дешифраторачерез третий счетчик соединен с вто"рм входом второй памяти и вторымвходом второго дешифратора, пятый15 выход которого соединен с вторымвходом блока ввода, третий выходкоторого соединен с первым входомтриггера, выход которого соединенс третьим входом второй памяти ичерез третий элемент И - с четвертым входом второй памяти, выход,которой соединен с входом третьегокомпаратора, второй выход четвертогокоммутатора через третий компараторсоединен с вторым выходом устройства, шестой выход второго дешифратора соединен с вторым входом триггера, выход второй памяти соединенс третьим входом блока сравнения.На чертеже приведена структурнаясхема устройства.Устройство для контроля логических схем содержит регистры 1 и 2,блок 3 ввода, генератор 4 тактовыхимпульсов, блок 5 синхронизации,компараторы 6-8, блок 9 задержки,памяти 10 и 11, блок 12 индикации,блок 13 сравнения, регистр 14 режима,дешифраторы 15 и 16, генератор 17знаков, блок 18 формирования вре 40 менной диаграммы, коммутаторы 19-22,счетчики 23-25, распределитель 26,делитель 27 частоты, преобразователь 28 параллельного кода в последовательныйузлы 29 и 30 элемен 45 тов ИЛИ, узел 31 элементов 4, элементы И 32-34, триггер 35, элементИЛИ Зб.Устройство для контроля логическихсхем работает в четырех режимах сле 50 дующим образом.Первый режим работы - анализ логических состояний,В этом режиме при каждом постро-.ении синхроимпульса в первом регистре 1 происходит запоминание ло"гических состояний входов объекта,Набранный на клавиатуре код режимаработы устройства запоминается врегистре 14. С выхода дешифратора 15выдается команда фЗапись информации60 с исследуемого объекта", поступающая на входы счетчика 23 и элементаИЛИ 36, на выходе которого формируется команда "Запись". С выходасчетчика 23 через узел 29 адреса за 65 писи поступают в память 10, кудаподается полный телевизионный сигналс замешанной информацией.Второй режим работы - анализ логических временных диаграмм.В этом режиме работы устройстводля контроля логических схем синхронизируется не внешними сигналами,а внутренним генератором 4, частотакоторого выбирается на несколько порядков выше, чем частота, циркулирующая на входных шинах устройства. При каждом импульсе генератора 4происходит запоминание логическихсостояний входов в цифровой форме;вначале в регистре 1, а затем - впервой памяти 10, после заполнениякоторой происходит обработка информации, т.е, преобразование и выдачана монитор для отображения в видевременных диаграмм. Частота генератора выбирается порядка 100 мГц,Это дает возможность измерять временные интервалы с точностью 10 нс.Третий режим работы - генерациявходных воздействий.По поступлении команды Ввод"с дешифратора 15 на дешифратор 16с его выхода на вход блока 3 подается сигнал "Ввод", по которомуон начинает принимать информацию.С выхода дешифратора 16 на триггер 35подается сигнал установа,под воздействием которого триггер 35 взводитсяи с его выхода на память 16 и элемент И 23 поступает сигнал разрешения записи. С дешифратора 16 насчетчик 25 поступает сигнал разреше-ния счета, С дешифратора 16 на коммутатор 21 поступает сигнал, по которому он подает частоту синхронизации ввода, поступающую с блока 3на счетчик 25 и элемент И 34. Накаждый этап синхронизации, поступающий синхронно с вводимой информацией, с элемента И 34 выдаетсясигнал записи, поступающий на память11, а счетчик 25 вырабатывает следующий адрес, по которому запишетсяследующая информация, и выдает еена память 11, По сигналу Конецввода", поступающего из блока 3на триггер 35, он сбрасывается и снимает сигнал разрешения записи. Запись прекращается и память 11 переходит в режим хранения,Для генерации входных воздействийс дешифратора 15 выдается команда"Генерация". С дешифратора 16 выдается команда включения на компаратор7 и на элемент 33, С дешифратора 16на счетчик 25 выдается сигнал разрешения счета, а на коммутатор 21сигнал, под воздействием которогочастота генерации, поступающая сделителя 27, подается на элементИ 33 и на счетчик 25. На каждый тактчастоты генерации с элемента И 33через коммутатор 22 и компаратор 7 45. также приходит команда "Запись"с элемента ИЛИ 36, и данные регистра 1 переписываются в память 10.При отладке программ часто возникает необходимость контролироватьмассив данных в районе какого-либоключевого слова. В этом случае оператором заносится требуемое словов компаратор 6. Когда входное слово.из массива входных данных сравнивается с ключевым словом, управление 10передается через дешифратор 15 вблок 12.таким образом, что еслитребуется контролировать данные,предшествующие ключевому слову, топроисходит прекращение процесса 15непрерывной записи в память 10 и устройство переходит в режим отображенияинформации, а если требуется массивданных, последующих ключевому слову, то сигнал из компаратора 6 даетразрешение записи в память 10 доее заполнения, после чего информацияотображается. При этом оператор может задержать сбор данных на определенное число периодов синхросигнала. 5В этом случае оператор заносит вблок 9 требуемую величину задержки. После прихода сигнала сравнения из компаратора 6 в блок 9 за-.пускается счетчик синхроимпульсов(на чертеже не показан), и как только счетчик сосчитает требуемоечисло импульсов, управление передается дешифратору 15.После заполнения памяти 10 данными начинается процесс обработки информации для отображения. При этом с дешифратора 15 команда "Считывание" информации по строкам" поступает насчетчик 23 и элемент ИЛИ 36, а команда "Считывание информации по 40 столбцам" - на счетчик 24 и элементИЛИ 36. На элементе ИЛИ 36 Формируется команда "Считывание", на выходе узла 29 - адреса считывания. С выходов блока 5 поступают сигналы на счетные входы счетчиков 23 и 24 и на вход делителя .27. Информация, считанная из памяти 10,подается через первый коммутатЬр 19 в преобра"зователь 28 в форме, удобной для работы блоков 17 и 18,откуда коды подаются на коммутатор 20. С него по команде фВыборка временной диаграммы" или Выборка знаковой ин" формации",приходящей .с дешифрато" ра 15, коды выдаются на регистр 2. В него же с выхода делителя 27 пода ются частоты записи или сдвига кодов. Через узел 31 информация поступает на вход узла 30, куда также приходит полный телевизионный сиг нал с выхода распределителя 26, что обеспечивает блок 12 всеми сигналами синхронизации, необходимыми для работы телевизионного монитора. С выхода узМа 30 йа вход блока 12 Явыдается импульс синхронизации на.выход устройства, а со счетчика 25выдается адрес., по которому выбираются .данные из памяти 11,Шестнадцатиразрядные слова воздействий из памяти 11 подаются через компаратор 8 на выход устройства,Для проверки исследуемых объектов на их рабочей частоте в устройстве предусмотрена возможность изменения частоты генерации входных воздейст вий путем изменения частоты содержимого памяти.Четвертый режим работы - режим сравнения.В этом режиме устройство для 15 контролялогических схем подключается к источнику тестовой информации и к входам исследуемого объекта. Тестовая программа указанным способом вводится в память 11. После этого с дешифраторана дешифратор 16 выдается команда фГенерация", а в намять 10 - сигнал о записи инФормации, поступающей от исследуемого объекта, По команде фГенерация" начинается генерация последовательностей входных воздействий на исследуемый объект, Реакция исследуемого . объекта на входные воздействия с контролируемых точек исследуемого объекта заносится в регистр 1, откуда переписывается в память 10. После заполнения памяти 10 данными начинается процесс обработкиинформации для отображения в режиме сравнения. Информация, считываеМая из памяти 10, З 5 . через коммутатор 19 и преобразователь 28 передается в блок 13 или генератор 14, Информация, считываемая из памяти 10, также передается в блок 13.Для проверки информации от иссле дуемого объекта необходимо сравнить ее с эталонными данными, ко-,торые вводятся в память 11 аналогично вводу тестовой информации.Для того, чтобы обнаружить несовпадение. эталонных даннйх с фактической реакцией объекта на входные воздействия в блоке 13 происходит сравнение содержимого памяти10 и памяти 11. При считывании. эталонных данных с дешифратора 15 поступает команда "Сравнение" на дешифратор 16, под воздействием которой подается сигнал на сравнение информации в блок 13. Выдается сигна, разрешения счета на счетчик 25,коммутатор 21 выдает сигнал, подвоздействием которого частота.длясинхронного считывания памяти 10и памяти 11 поступает с делителя 27на коммутатор 21 и на счетчик 25,который выдает адреса считыванияинформации на память 11. В блоке 13вырабатывается сигнал несовпаденияэталонной информации и записанной собъекта. При сигнале несовпаденияна элементе И 32 производится индикация ошибкис дешифратора 15,которая подается на узел 31; информация с регистра 2 подается через узел 31 на узел 30 с прерываниями, которые и определяют мерцаниеошибочной информации на экране блока 12,Индикация ошибки устраняет необходимость просмотра всей информации, выведенной на экран, что на50-60 сокращает время отладки цифровых схем; при этом снижаются:требования к квалифнкации настройщиков.Использование изобретения позволитуменьшить номенклатуру контрольнодиагностической аппаратуры, времяна обработку результатов испытаний,что повышает эффективность использования контролирующей аппаратуры.,Редактор Н.Егорова Техред Т.Фанта Корректор И.Шул одписно Патент", г. Ужгород, ул. Проектна илиал акаэ 3006/58 Тираж 704 ВНИИПИ Государственного комитета ССС по делам иэобретений и отКрытий 113035, Москва, Ж, Раушская наб.,