Устройство для деления чисел

СОЮЗ СОВЕТСКИХСО,ИЭПИ:ЮЮРЕСПУБЛИК Ш.С 06 Р 7 52 ЕТЕНИЯ 1"мд. -,: ТВ ичеСР СР ные 33 тикп вы%ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО,ЦЕЛАМ ИЗОБРЕТЕНИЙ И ОЗНРЫТИЙ ОПИСАНИЕ ВТОРСКОМУ СВЩ(71) Новосибирский электротехнский институт.(56) 1. Влаговещенский Ю.В.,Теслер Г.С. Вычисление элементных функций на ЭВМ, Киев, "Техникаф, 1977.2. Авторское свидетельствоВ 331386, кл. 6 06 Р 7/52, 1973. Авторское свидетельствоВ 602994, кл. 6 06 Р 7/52, 1974. Измерительные информациосистемы. Под ред. М,П, Цапенко(54)(57) 1. УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ, содержащее два накапливающих сумматора, элемент И, генератор импульсов и блок формирования сигналов управления, причем входы установки в исходное состояние накапливающих сумматоров подключены к первому выходу блока формирования сигналов управления, тактирующие входы накапливающих сумматоров подключены к выходу элемента И, первый вход которого соединен с выходом генератора импульсов, второй вход - с вторым выходом блокаформирования сигналов уйравления, .а.третий вход - с выходом старшего .. разряда первого накапливающего суи-;. матора, выходы второго.накапййвайяцаго суьеатора подключены к выходам :устройства, о т л и ч а ю ш е е с я Уем, что, с целью повышения быстродействия, в него введенытри регист" ра сдвига, группа элементов И, группа формирователей импульсов и эле,мент ИЛИ; при этом входы старших разрядов первого регистра соедине с входами двоичного кода делителяю,.80948 А устрбйства,входы старших разрядов двоичного кода делителя устройства, входы старших разрядов второго регистра соединейы с входами двоичного кода делимого устройства, входы младшйх разрядов первого и второго регистров , соединены с шириной логического нуля ус. тройства, вход старшего разряда третьего регистра соединен с шиной логической единицы устройства, а выходы остальных разрядов третьего регистра соединены с шиной логического нуля устройства, выходы разрядов первого и второго регистров соединены с соответствующими группами информационных входов первого и вто-. рого накапливающих сумматоров со-.ответственно, выходы разрядов третьего регистра подключены к первым входам элементов И группы, вторые входы которых соединены соответственно с выходами старших разрядов первого накапливающего сумматора, выходы элементов И группы соедийе.ны со входами соответствующих формирователей импульсов группы, выходы которых подключены ко входам элемента ИЛИ, выход которого соединен.с. входами сдвига первого, вто.рого и третьего регистров, входы записи которых соединены с третьим выходом блока формирования сигна-. лов управления, вход которого соединенс входом пуска устройства.2. Устройство по п. 1, о т л и. -ч а ю щ е е с я тем, что блок фор.мирования сигналов управления содержит регистр сдвига, четыре элемента И,.генератор импульсов н . триггер, при этом выходы регистра сдвига подключены к первым входам первого, второго и третьего элементов Й соответственно, вторые входы которых соединены с так рующнм входом регистра сдвнвыходом четвертого элементавый вход которого соединен1013948 40 няются соотношения ходом генератора импульсов, а второй вход - с выходом триггера, счетный вход которого соединен с выходом старшего разряда регистрасдвига и с входом записи первогоразряда регистра сдвига, вход ус 1Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных и информационно-.измерительных устройствах и системах для выполнения опе рации деления чисел,Известны устройства для,деления чисел, реализующие подбор текущего значения частного; использующие различного вида пересчетные схемы; использующие различного вида итерационные алгоритмы, Текущие приближения частного в последних образуются с помощью решения на каждой итерации определенных рекур 15 рентных соотношений 1 .Однако из-за большой сложности ин-. терационных алгоритмов они реализуются преимущественно программным путем.,Известны специализированные делительные устройства 2и 3. 20Однако для них необходим многотактный режим работы, требующий сложной ло.ики управления и больших аппаратурных затрат,Вариантом построения итерацион ной процедуры вычислений является так называемая "гарвардская" итерация, когда делитель и делимое умножаются на одинаковые последовательности чисел пока делитель с 30 требуемой точностью не станет .равным единице. Данный алгоритм универсален и может применяться при любых соотношениях делимого и делителя. Частным случаем построения "гарвардской" итерации при У 1 яв-, ляется использование в качестве множителя для числителя и знаменателя некоторой конечной сумМы чисел натурального ряда, а именно:=145Операции умножения чисел заме- меняются при этом накапливающим суммированием, а вычисление прекра- щается при таком Е;, когда выпол 3 50 У 1. ф=1 = 1=1 тановки в едийичное состояниетриггера соединен с входом пускаустройства, выходы первого, второго и .третьего элементов И являются первым, третьим и вторым выходами блока соответственнО. 3 или У. Здесь Г 3 в ближайЬ 1 шее меньшее или равное,а ближайшее большее или равное целое число. Если у ) 1 или лишь немногим меньше единицы, то числитель и знаменатель предварительно умйожаются на некоторый множитель М = а-(Ь = 3,2,3,), зависящий от требуемой точности вычислений,Наиболее близким к предлагаемому является устройство для деления чисел, которое содержит два накапливающих сумматора, имеющих (В+1) и (В+и) разрядов соответственно, .два счетчика делителя.и делимого, имеющих В и и разрядов соответственно, три элемента И, генератор импульсов и блок формирования сигналов управления, при этом выходы разрядов первого и второго счетчиков подсоединены к соответствующим 1информационным входам первого и второго накапливающих сумматоров соответственно, входы установки в исходное состояние счетчиков и накапливающих сумматоров подсоединены к первому выходу блока формирования сигналов управления, счет- . ные входы первого и второго счетчиков подсоединены к выходам второго и первого элементов И соответственно, первые входы которых подсоединены ко второму выходу блока формирбвания сигналов управления, второй вход первого элемента И соединен со входом подачи импульс ного кода делимого, второй вход второго элемента И соединен со входом подачи,числоимйульсного кода делителя, тактирующие входы сумми-. рования накапливающих сумматоров соединены с выходом третьего элемента И, первый вход которого соединен с выходом генератора импульсов, второй вход . - с третьим выходом блока формирования сигналов управления, а третий вход - с инверсным выходом старшего разряда первого накапливающего сумматора, выходы второго накапливающего сумматора подсоединены к выходам устройства 4 .510 20 Данное устройство выполняет операцию деления - двух целых чиХМ.сел, которые могут изменяться в диапазоне 1х (2 - .1; 1у2 - 1. В начале работы устройство сигналов "Сброс" устанавливается в исходное состояние. Затем сигналом "Запись" открываются первый и второй элементы ,И и числоимпульсныекоды делимого и ,делителя записываются во второй и первый счетчики соответственно. По окончании счета сигналом "Разрешение деления" открывается третий элемент И. Импульсы генератора начинают поступать в качестве тактовых импульсов суммирования на накапливающие сумматоры. Значения делимого и делителя суммируются во втором и первом сумматорах до тех пор, пока в (Ь+1) разряде первого сумматора, соответствующем младшему разряду целой части, не появится единица. Третий элемент И закрывается. Общее число импульсов Ф, прошедших на сумматоры, будет равноа код, сформированный во втором сумматоре, с учетом положения запятой, будет равенЬ Ч 2 Г -и ххс.2 = х-2 м -(2)Как видно, алгоритм работй этого . устройства тождествен алгоритму (1 ) с предварительным умножением делимого и делителя на 2 и и их накап,ливающим суммированием до тех пор, ,пока делитель не достигнет значения единицы.Недостатком устройства является сравнительно невысокое быстродействие, определяемое в первую очередьчислом тактов суммирования М, которое зависит от диапазона значений делимого у и требуемой погрешности . вычислений.В наихудшем случае при уу , = 1; 1 с = 1 с , = 21. Период следования импульсов генератора должен превышать максимально возможное время переходных процессов в накапливающих сУмматоРах й-, т.е. фп,йЕ. Максимальное время вычисления составляет таким образом: Ьвыч всх им есх ЕТ 1 с = й2Целью изобретения является повышение быстродействия устройства,Поставленная цель .достигается тем, что в устройствб для деления чисел, содержащее два накапливающих сумматора, элемент И, генератор импульсов и блок Формирования сигналов управления, причем входы установки в исходное состояние накапливающих сумматоров подключены к первому выходу блока Формирования сигналов управления, тактирующие входы накапливающих сумматоров подключены к выходу элемента И, первый вход которого соединен с выходом генератора импульсов, второй вход - со вторым выходомблока Формирования сигнала управления, а третий вход - с выходом старшего разряда первого накапливающего сумматора, выходы второго накапливающего сумматора подключены к выходамустройства, введены три регистрасдвига, группа элементов И, группаформирователей импульсов и элементИЛИ, при этом входы старших разрядовпервого регистра соединены со входа-.ми двоичного кода делителя устройства, входы старших разрядов второго регистра соединены со входами двоичного кода делимого устройства,входы младших разрядов первого ивторого регистров соединены с шинойлогического нуля устройства, вход старшего разряда третьего. регистрасоединен с шиной логической единицыустройства, а входы остальных разрядов третьего регистра соединены сшиной логического нуля устройства,выходы разрядов первого и второгорегистров соединены с соответствующими группами информационных входов 25 .первого и второго накапливающихсумматоров соответственно, выходыразрядов третьего регистра подключены к первым входам элементов И группы, вторые входы которых соединенысоответственно с выходами старшихразрядов первого накапливающего сумматора, выходы элементов И группы.соединены со входами соответствующихформирователей импульсов группы, вы"ходы которых подключены ко входамэлемента ИЛИ, выход которого .соединен с входами сдвига первого, второго и третьего регистров, входы записи которых соединены с третьим выходом блока формирования сигналовуправления, вход которого соединенс входом пуска устройства.Блок формирования сигналов управления содержит регистр сдвига, четыре элемента И, генератор импульсов 45 и триггер,при этом выходы регистрасдвига подключены к первым входампервого, второго и третьего элементов И соответственно, вторые входыкоторых соединены с тактирующим вхо дом Регистра сдвига и выходом четвертого элемента И, первый вход которого соединен с выходом генератораимпульсов, а второй вход - с выходомтриггера, счетный вход которого соединен с выходом старшего разрядарегистра сдвига и с входом записипервого разряда регистра сдвига,вход у"тановки в единичное состояние триггера соединен со входом пуска устройства, выходы первого, вто, рого и третьего элементов И являютсяпервым, третьим и вторым выходамиблока соответственно.На фиг. 1 изображена функциональ-,ная схема устройства для деления 65 чисел; на фиг. 2 - функциональнаяУстройство содержит накапливающие сумматоры 1 и 2, имеющие соответственно (Л+1) и (Л+и) разрядов, 5регистры 3-5 сдвига, имеющие (Л),(Ь+и-в) и (Л-в) разрядов соответственно, группу 6 элементов И,группу 7 ждущих Формирователей импульсов, элемент ИЛИ 8, элемент И 9, 10генератор 10 импульсов, блок 11 формирования сигналов управления, входы 12 подачи кода делителя, входы13 подачи кода делимого, шину 14логического нуля, шину 15 логической единицы, выход 16. При этомвходы установки в исходное состояние сумматоров 1 и 2 подсоединенык первому выходу 17 сигнала "Сброс"блока 11 формирования сигналов управления, а тактирующие входы суммирования - к выходу элемента И 9,первый вход которого соединен с выходом генератора 10 импульсов, второй вход - со вторым выходом 18 сигнала "Разрешение деления" блока 11 25формирования сигналов управления,а третий вход - с инверсным выходомстаршего разряда сумматора 1.Группы информационных входов сумматора 1 соединены с соответствую- З 0 .шими выходами регистра 3, входы записи в старших разрядов которого подсоединены ко входам 12 подачи кодаделителя. Группы информационных входов сумматора 2 соединены с соответствующими выходами регистра 4, входызаписи и старших разрядов которого подсоединены ко входам 13 подачи кода делимого. Входы записи мпадших(Л-в) разрядов регистров 3 и 4 подсоединены к шине 14 логического 40 нуля, Вход записи старшего разряда регистра 5 соединен с шиной 15 логической единицы, а входы записи остальных разрядов - с шиной 14 логического йуля. Выходы регистра 5 под соединены к первым входам элементов И группы б, вторые входы которых подсоединены соответственно к выходам. разрядов сумматора 1, имеющим номера с (в+1) по Ь. Выходы элементов И группы б соединены со входами ждущих формирователей импульсов группы 7, выходы которых подсоединены ко входам элемента ИЛИ 8, Тактирующие входы регистров 3-5 соединены с выходом элемента ИЛИ 8, а тактирующие входы записи - с третьим выходом 19 сигнала "Запись" блока 11 формирования сигналов управления. Выходы накапливающего сумматора 2 подсоединены к выходам 16 устройства. Ко вхо- . 60 ду блока 11 Формирования сигналов управления подсоединен вход 20 пуска устройства.Блок формирования сигналов управления содержит кольцевой трехраз 65 Таким образом, на сумматор 1всегда подаются коды, лишь на одинразряд сдвинутые в сторону младшихотносительно ближайшего по старшинсхема блока формирования сигналовуправления. рядный регистр 21 сдвига, элементы И 22-25, генератор 26 импульсов, триггер 27, вход 20 пуска, первый выход 17 сигнала "Сброс", второй выход сигнала "Запись", третий выход 18 сигнала "Разрешение деления"При этом выходы регистра сдвига подсоединены соответственно к первым входам элементов И 22-24, Вторые входы данных элементов И соединены с тактирующим входом сдвига регистра и выходом элемента И 25, первый вход которого соединен с выходом генератора 26 импульсов, а второй -с выходом триггера 27. Вход установки в единичное состояние триггера 27 соединен со входом 20 пуска, а счетный вход - с выходом старшего разряда и входом записи первого разряда регистра 21 сдвига.Выходы элементов И 22, 23, 24 являются выходами 17, 19, 18 устройства 11 формирования импульсов управления соответственно.Устройство для деления чисел расботает следующИМ образом.Сигналом "Сброс" устройство устанавливается в исходное состояние, при котором выходные коды сумматоров 1 и 2 принимают нулевые значения,. Затем сигналом фЗапись" в старшие пз и о разрядов регистров 3 и 4 соответственно заносятся коды делителя и делимого, а в старший разряд регистра 5 заносится логическая единица. В остальные разряды регистров 3-5 заносятся логические нули. По сигналу "Разрешение деления" элемент И 9 открывается и импульсы генератора, 10 .начинают поступать на тактирующие входы суммирования накапливающих сумматоров 1 и 2. Как только в старшем разряде дробной части сумматора 1, имеющем номер, равный Ь, ,сформируется единица, откроется первый элемент И группы б. Сформированный по этому перепаду первым из группы 7 ждущим формирователем короткий импульс, пройдя через элемент ИЛИ 8, своим задним фрбнтом сдвинет содержимое регистров 3-5 на один разряд в сторону младших разрядов, Если и в последующих в порядке убывания разрядах сумматора 1 имеются в данный момент единичные значения, то поочередно будут открываться второй, третий и т,д. элементы И группы 6, а содержимое регистров 3-5 сдвигаться в сторону младших разрядов, пока не будет найден самый старший разряд сумматора 1, имеющий нулевое значение. Затем накапливающее суммирование в. сумматорах 1 и 2 продолжается.1013948 Составитель Г. ЖуковРедактор Н. Егорова ТехредМ.Коштура, Корректор Е. Рош филиал ППП "Патентф, г. Ужгород ул. Проекты аказ 3018/57 Тираж 7 ВНИИПИ Государствен по делам иэобрет 113035, Москва, Ж