Генератор псевдослучайной последовательности

СОЮЗ СОВЕТСКИХООИЛПааснииРЕСПУБЛИК 80101 54 А 9 ЮИ Сг 06 Р 7/5 ИСАНИЕ ИЗОБРЕТЕНИЯ ыхбдом торота-. о соев патвенно ГООУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСКОМУ СВИДЕТЕЛЬСТ(21) 3367046/18-24 (22) 11,12.81 (46) 23,04, 83, Вюл. У 15 (72) А.М. Водовозов и В,Н. Лабичев (71) .Вологодский политехнический институт (53) 681.325(088,8) (56) 1. Авторское свидетельство СССР У 524175, кл. 6 06 Р 7/58, 1975,2. Авторское свидетельство СССР по заявке 9 3243239/18-24, кл, С 06 Р 7/58, 1981 (прототип). (54)(57) РЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий гене- ратор тактовых импульсов, счетчик, сумматор по мсдулю два, выход которого соединен с.информационным вхо- дом блока памяти, о т л и ч а ю щ и й с я тем, что, с. целью расши рения функциональных возможностей генератора путем обеспечения изменения статистических характеристик: формируемой последовательности, .он содержит коммутатор, параллельный сумматор, два 0-триггера, Т-триггер, два элемента И и элемент ИЛИ, выход которого соединен с управляющим вко" дом .блока памяти, выход которого соединен с П-входами Р-триггеров, выходы которых соединены с входами сумматора по модулю два соответственно, выходфгенератора тактовых импульсов соединен с входом Т-триггера и с первыми входами первого и второго элементов И, выходы кото-. рых соединены с С-входами соответствующих Р-триггеров, прямой выход Т-триггера соединен с управляющим входом коммутатора, с первым входом элемента ИЛИ и с вторымвходом пер; ного элемента И, выход которого соединен со счетным входом счетчика,. разрядные, выходы которого соединены с первой группой входов параллельного сумматора соответственно, выходы Е которого соединены с соответствую" щими адресныМи входами блока памя-. ти, инверсный выход Т-триггера соединен с вторым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход второго 3-триггера являетсягенератора, группой входов кго является группа входов коммутора, группа выходов которогдинена с второй группой входраллельного сумматора;соотвесИзобретение относится к вычислительной технике и может быть использовано для решения вероятностных задач методом моделирования..Известен .генератор псевдослучайной последовательности двоичных чисел, содержащий регистр сдвига ссумматором по модулю 2 в цепи обратной связи, генератор тактовых импульсов, выход которого соединен со входом регистра сдвига, а также счетчик и блок сумматоров 11 .Недостатком данного устройства является малое значение периода псевдослучайной последовательности, ог раниченное разрядностью регистра сдвига. Увеличение периода последовательности за счет разрядности регистра приводит к усложнению схемы и снижению ее надежности,Наиболее близким по техническому 20 решению к изобретению является генератор псевдослучайной последовательности, содержащий тактовый генератор, счетчик импульсов, блок памяти и сумматор по модулю 2. В данной 25 схеме работа, выполняемая блоком памяти, аналогична работе многоразрядного регистра сдвига. За счет увеличения объема памяти длина генерируемой последовательности уве- З 0 личивается без значительного усложнения схемы 12.Недостатком известного устройства является сложность изменения характеристик генерируемой псевдослучайной последовательности. Изменение последовательности возможно .эа счет изменения временного сдвига между сигналами на входах сумматора по модулю 2 путем увеличения или уменьшения разрядности регистра сдвига. Однако это приводит к изменению общего числа разрядов ге" нератора и связано со значительным изменением схемы.45Цель изобретения - расширениеФункционирования возможностей генератора за счет обеспечения изменения характеристик формируемой пос 50Для достижения поставленной цели в генератор псевдослучайной последовательности, содержащий генератор тактовых импульсов, счетчик,сумматор по модулю два, выход которого соединен с информационным входом блока памяти, введены коммутатор, параллельный сумматор, дваР-триггера, Т-триггер, два элемента И и элемент ИЛИ, выход которогосоединен с управляющим входом бло- . 60ка памяти, выход которого соединенс Р-входами Р-триггеров, выходыкоторых соединены со входами сумматора по модулю два соответственно,выход генератора .тактовых импульсов 65 соединен со входом Т-триггера и с первыми входами первого и второго элементов И, выходы которых соединены с С-входами соответствующих Р-триггеров, прямой выход Т-триггера соединен с управляющим входом коммутатора, с первым входом элемента ИЛИ и со вторым входом первого элемента И, выход которого соединен со счетным входом счетчика, разрядные выходы которого соединены с первой группой входов параллельного сумматора соответственно, выходы которого соединены с соответствующими адресными входами блока памяти, инверсный выход Т-триггера соединен со вторым входом второго элемента И, выход которого соединен со вторым входом элемента ИЛИ, выход второго Р-триггера является выходом генератора, группой входов которого является группа входов коммутатора, группа выходов которого соединена со второй группой входов параллельного сумматора соответственно.На фиг. 1 дана блок-схема генератора; на фиг. 2 - диаграмма его работы.Генератор псевдослучайной последовательности содержит генератор 1 тактовых импульсов, Т-триггер 2, элементы И 3, элемент ИЛИ 4, блок 5 памяти, параллельный сумматор б, счетчик 7, коммутатор 8, Р-триггеры 9 и сумматор 10 по модулю два.Генератор работает следующим образом.Сигнал 1 с выхода генератора 1 поступает на вход триггера 2 и элементы И 3. На прямом и инверсном выходах триггера 2 Формируются сигналы ц и 5 формы меандр (фиг. 2), а на выходах элементов И 3 - несовпадающие последовательности импульсов Ч 4, и Ч фиг, 2) с частотой К, . Каждый импульс сигнала Ч, поступающий на вход счетчика 7, увеличивается на код М на его разрядных выходах, соединенных со входами первого слагаемого параллельного сумматора б.При Состоянии Я = 1 коммутатором 8 подключается ко всем входам второго слагаемого кодовый сигнал логического нуля. Сумматор б формирует на адресных шинах блока памяти 5 код М, определяющий адрес опрашиваемой ячейки памяти. Элемент ИЛИ, Формирующий сигнал Ч = ЯЧ , воздействуя на вход управления режимом работы блока 5 памяти, устанавливает блок памяти в режим считывания, и в первый Р-триггер 9 сигналом переписывается содержимое ячейки памяти с адресом М. С приходом следующего импульса Е триггер 2 переходит в состояние Я = О, ком- :====.А.-1013954 г. Составитель А. Карасоведактор Н, Егорова Техред К.Мыцьо Корректор С. Шекм Подписно тета СССР ткрытий наб., д. 4/5Тираж 704твеного комибретений и35, Раушска 3006/58ВНИИПИ Государспо делам иэо 13035, Москва, )(к ППП "Патент", г. Ужгород, ул. Проектная,Фи мутатор 8 подключает ко входам вто -цого слагаемого сумматора б управ- .ляющий кодовый сигнал Х. Сумматорб формирует на адресных шинах блока 5 памяти, работающего по-прежнему в режиме считывания, код М + И,и во второй 0-триггер 9 сигналомпереписывается содержимое ячейкипамяти М + И, На входах сумматора помодулю 2 формируется двоичное число, определяемое состоянием 0-триггеров 9. По окончании импульса Чна выходе элемента ИЛИ 4 формируется сигнал 7 = 0; блок 5 памяти переводится в режим записи, происходит запись числа с выхода суммато- .ра по модулю 2 в ячейку памяти сномером М + И,Во время работы счетчик 7 прохо-.дит все К своих возможных состояний,число которых равно объему памяти .блока 5 памяти, и число, записанноев каждую 1-ячейку памяти, считывается на вход первого Р-триггера 9 че рез К - И периодовсигнала У, а навход второго 0-триггера 9 - через .К периодов. В результате работа,выполняемая блоком 5 памяти, аналогична работе К-разрядного регистРасдвига, охваченного обратной связьючерез сумматор по модулю 2, подключенный своими входами к последнему(Ы-му),. и К - И-му разрядам регист- .ра. За счет изменения регулирующейкодовой комбинации на входах коммутатора 8 может быть изменен номерразряда эквивалентного регистра сдвига, к которому подключен полусумматор.15 Таким образом, генератор псевдослучайной последовательности позволяет получить все возможные последовательности при выбранном объеме па мяти. При этом изменение длины генерируемой последовательности не свя-.зано с изменением схемы устройства и увеличением аппаратурных затрат.