Буферное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51)5 6 11 С 19/О ИЗО ЙЯ СА Т ВИДЕТЕЛ ЬС ВТОРСКО ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР(56) Авторское свидетельство СССРМ 1550585, кл. 6 11 С 19/00, 1988,Авторское свидетельство СССРМ 1547031, кл, О 11 С 19/ОО, 1988,(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в различных устройствахобработки и передачи информации. Цель Изобретение отйосится к импульсной ивычислительной технике и может быть использовано в различных устройствах обработки и передачи информации,Цель изобретения - упрощение схемыустройства,На чертеже приведена функциональнаясхема устройства,Буферное запоминающее устройствосодержит: 1 - блок накопителя, 2 - счетчикадреса считывания, 3 - счетчик адреса записи, 4 - реверсивный счетчик, 5, 6 - дешифраторы адресов считывания и записи, 7 -элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, 8 - шинаустановки, 9, 10 - элементы И, 11 - шинауправления записью. 12 - шина данных записи, 13 - шина данных считывания, 14 -шина управлением считыванием,Буферное запоминающее устройствоработает следующим образом. 2изобретения - упрощение устройства. Устройство предназначено для буферного запоминания входной информации и выдачи на устройствах обработки (накопления) при согласовании скоростей работы входных и выходных устройств, Устройство содержит блок памяти, дешифратор записи, дешифратор считывания, счетчик адреса записи, счетчик адреса считывания, счетчик управления разрешением записи-считывания, первый и второй элементы И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, соответствующие связи, За счет реверсивного счетчика управления и изменения кода установки удалось исключить два блока совпадения, что упростило схему устройства, 1 ил,Перед началом работы по шине 8 поступает импульс установки, обнуляющий счетчики 2 и 3 и устанавливающий счетчик 4 в состояние, при котором на всех выходах устанавливается "1" (по входу записи параллельного кода предустановки), Разрядность счетчика 4 берется на 2 больше, чем разрядная сетка накопителя для управления работой устройства. При этом при начальной установке старшие разряды счетчика, обьединенные через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формируют разрешающий сигнала на запись, а старший разряд запрещает считывание (буфер пуст), При приходе импульса записи счетчик 4 устанавливается в нулевое состояние, при котором разрешается считывание (и запись), если следующим импульсом будет считывание, то после него счетчик 4 установится в состояние, при котором считывание будет запрещено старшим оазрядом, д запись разрешена. Рассмотрим ситуацию, при которой все разряды счетчика 4,кроме старших, установлены в "1". Еслипридет импульс записи, то счетчик 4 перейи+1дет в состояние, когда 2 - разряд установится в "1", и запретит запись(буфер полон),В остальном функционирование аналогичнопрототипу,Таким образом, при сохранении функционирования устройства схемная реализация проще, чем в прототипе,Формула изобретенияБуферное запоминающее устройство, содержащее блок памяти, дешифратор за15 писи, дешифратор считывания, счетчик адреса записи, счетчик адреса считывания, счетчик управления, первый и второй элементы И, причем входы установки счетчиков адреса записи и считывания и счетчика уп равления объединены и являются входом установки устройства, вход прямого счета счетчика управления и счетный вход счетчика адреса записи объединены и подключены к выходу первого элемента И, первый вход 25 которого является входом записи устройства, второй вход первого элемента И является входом запрета записи устройства,входом запрета считывания которого является первый вход второго элемента И, второй вход которого является входом считывания устройства, выход второго элемента И соединен со счетным входом счетчика адреса считывания, выходы которого соединены с соответствующими входами дешифратора считывания, выходы которого соединены с адресными входами считывания блока памяти, выходы которого являются информационными выходами устройства, информационными входами которого являются информационные входы блока памяти, адресные входы записи которого соединены с выходами дешифратора записи, входы которого соединены с выходами счетчика адреса записи, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введен элемент. ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом первого элемента И, предпоследний выход счетчика управления соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого и первый вход второго элемента И объединены и подключены к последнему выходу счетчика управления, вход обратного счета которого соединен с выходом второго элемента И.1807524 34/70 С ( Р Составитель А. КуреннойТехред М.Моргентал Корректор М, Андруше Редактор Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Заказ 1383 . Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5
СмотретьЗаявка
4925898, 18.01.1991
ЦЕНТРАЛЬНЫЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ "КОМЕТА"
КУРЕННОЙ АНДРЕЙ ВИКТОРОВИЧ, ПАХОМОВ ИГОРЬ ВАЛЕРИАНОВИЧ
МПК / Метки
МПК: G11C 19/00
Метки: буферное, запоминающее
Опубликовано: 07.04.1993
Код ссылки
<a href="https://patents.su/3-1807524-bufernoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Буферное запоминающее устройство</a>
Предыдущий патент: Буферное запоминающее устройство
Следующий патент: Устройство для диагностического контроля оперативной памяти
Случайный патент: Весовой дозатор непрерывного действия