Ячейка памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН1451776 19) 1 С 19 14 ИСАНИЕ ИЗОБРЕТЕНИЯ тельство СССР С 19/14, 1982 ельство СССР С 19/14, 1984 нь-и 18,4 ь Сл ь 4 Ь ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к вычислительной технике и может бытьиспользовано при построении устройств, сохраняющих информацию приперерывах питания. Целью изобретенияявляется повьппение надежности восстановления информации в ячеике памяти при перерывах питания. Для достижения этой цели в ячейку памятивведены второй ключевой элемент 7,элемент И 9, источник опорного напряжения 14, пороговый элемент 17,элемент задержки 18, первый 15 ивторой 19 формирователи импульсов,элемент ИЛИ 16. Благодаря этому направильность восстановления информации не оказывают влияния время нарастания: напряжения питания до номинального значения, если оно меше,чем задержка элемента задержка также непрямоугольность петлигестерезиса сердечника трансформтора 5. 1 ил.45 Изобретение относится к вычислительной технике и может быть использовано при построении устройств,сохраняющих информацию при переры 5вах питания.Целью изобретения является повышение надежности восстановления информации при перерывах питания.На правильность восстановленияинформации не оказывает влияниявремя нарастания напряжения питания до номинального значения, а также непрямоугольность петли гистерезиса сердечника трансформатора ячейки памяти.На чертеже. изображена схема ячейки памяти.Ячейка памяти содержит элемент 1ЗАПРЕТ, три пассивных элемента на резисторах 2-4, накопительный элементна трансформаторе 5, два ключевыхэлемента 6 и 7,и триггер, выполненный на элементе И-НЕ 8, элементе И 9,инверторе 10, два шунтирующих элемен та на .диодах 11 и 12, элемент 13 начальной установки, источник 14 опорного напряжения, первый формирователь 15 импульса, элемент ИЛИ 16,пороговый элемент 17, элемент 18 задержки и второй формирователь 19 импульса.Первый и второй входы элемента 1ЗАПРЕТ являются соответственно информационным входом 20 и входом 21запрета ячейки памяти. Выход элемен- З 5та И-НЕ 8 является выходом 22 ячейки памяти, На чертеже показаны также шина 23 нулевого потенциала и шина 24 питания,Элемент 1 ЗАПРЕТ является элементом с тремя состояниями выхода. Элемент 13 начальной установки выполнен на резистореконденсаторе и ди-.оде. Первый 15 и второй 19 формирователи импульсов выполнены на одновибраторах. Первый формирователь15 имеет инверсный выход и служитдля блокировки обратной связи триггера на время действия помехи приперемагничиванни сердечника трансформатора 5. Второй формирователь19 обеспечивает перемагничиваниесердечника трансформатора.Ячейка памяти работает следующимобразом, 55При подключении питания выходнымсигналом (логическим "О) элемента13 начальной установки триггер ячейки памяти устанавливается в исходное (единичное) состояние. При этомна выходе элемента И-НЕ 8 устанавливается уровень логической "1",которая через первую обмотку трансформатора 5 устанавливает на выходеинвертора 10 уровень логического"0", поступающего на первый входэлемента И 9, На выходе элемента И 9также устанавливается уровень логического "0", который через третийрезистор 4 поступает на вход элемента И-НЕ 8, замыкая тем самым положительную обратную связь триггера.Затем через время, определяемоевременем нарастания напряжения питания до номинального значения, спомощью элемента 18 задержки, источника 14 опорного напряжения и порогового элемента 17 формируется импульс тока во второй обмотке трансформатора 5 формирователем 19. Придействии импульса тока во второй обмотке трансформатора 5 рабочая точка на характеристике намагничиваниясердечника начинает смещаться из точки -В в точку +В, Это сопрсчождается изменением индукции на величину дВ , что вызывает появление сигР фнала в первичной обмотке,Выделенный в первичной обмоткетрансформатора 5 сигнал на начальном участке блокируется с помощьюэлемента И 9 сигналом, сформированным первым формирователем 15 импульса.Длительность импульса формирователя 15 должна быть больше или равнавремени перемагничивания материаласердечника при изменении состояниянамагниченности от остаточной индукции +В до индукции насыщения -Вз.Длительность импульса формирователя 19 должна быть больше времениперемагничивания материала сердечника при изменении состояния намагниченности от отрицательной остаточной индукции -В до индукции насыщения +В з.При восстановлении логического"0" происходит изменение состояниянамагйичивания от -В. до +В. Кактолько длительноать выделенного впервичной обмотке трансформатора 5сигнала превысит длительность импульса формирователя 15, на выходеэлемента И 9 появится уровень логической "1", который через резистор76 з 145174 устанавливает элемент И-НЕ 8 в состояние логического "О". Через открытый первый ключевой элемент 6,резистор 2 и первую обмотку транс 5форматора 5 начинает протекать токлогического "О" элемента И-НЕ 8,Положительная обратная связь триггера замыкается, и он устанавливает"ся в нулевое состояние. 10После окончания импульса формирователя 19 второй ключевой элемент7 размыкается и под действием тока,протекающего через первую обмотку .трансформатора 5 и первый ключевой 15элемент 6, рабочая точка смещаетсяв точку -Вз, соответствующую логическому "О". Диод 12, включенныйпараллельно второй обмотке трансформатора 5, исключает сбой триг-20гера в момент закрывания второгоключевого элемента 7.При восстановлении логической111 происходит изменение состояниянамагничивания от +Вдо +В з и длит ельнос ть выделенного сигнала меньше длительности импульса формирователя 1 5 , поэтому н а выходе элементаИ 9 состояние логической ". 1 " н е из"меняется и элемент памяти остается З 0в единичном состоянии . После окончания импульса формирователя 1 9 в торой ключевой элемент 7 размыкаетсяи рабочая точка смещает ся в точку+В , ч то соответствует хранению всердечнике логической " 1 " .35Запись логической "1" в запоминающее устройство производится путемподачи на вход 21 запрета разрешающего сигнала, а на информационныйвход 20 уровня логической 1 . С вы 40хода элемента 1 ЗАПРЕТ уровень логического "О" поступает на вход элемента И-НЕ 8 и устанавливает триггерячейки памяти .в состояние логической "1". Одновременно уровнем логической "1" через элемент ИЛИ 16 запускается второй формирователь 19импульса. Замыкается второй ключевой элемент 7 и по второй обмоткетрансформатора 5 протекает ток, обе 50спечивающий насыщение сердечникадо индукции Вз. После окончанияимпульса записи с выхода формирователя 19 импульса второй ключевойэлемент 7 размыкается и рабочаяточка на характеристике намагничивания сердечника смещается в точку+В,Запись логического "О в запоминающее устройство производится аналогично. При этом наСыщение сердечника до уровня отрицательной индук-, ции насыщения (-В) обеспечивается током логического "О" элемента И-НЕ 8 через первый ключевой элемент б. Второй ключевой элемент 7 разомкнутПосле записи информации элемент 1 ЗАПРЕТ. блокируется по входу 21 запрета и на его выходе устанавливает" ся третье состояние, исключающее влияние на триггер устройства входных сигналов как в режиме хранения информации, так и в режиме восстановления информации при перерывах питания. Формула изобретенийЯчейка памяти, содержащая элемент ЗАПРЕТ, первый и второй входы которого являются соответственно уп, равляющим входом и входом запрета ячейки памяти, элемент И-НЕ, первый вход которого соединен с выходом ,элемента ЗАПРЕТ, а выход является выходом ячейки памяти, ин-вертор, первый и второй пассивные элементы на соответствующих резисторах, первый ключевой элемент, управляющий вход которого соединен с выходом инвертора,а выход - с шиной питания ячейки, элемент начальной установки, выход которого соединен с вторым входом элемента И"НЕ первый и второй шунтирующие элементы, накопительный элемент на трансформаторе, начальный вывод первой обмотки которого соединен с выходом элемента И-НЕ и первым выводом первЬ- го шунтирующее элемента,а конечный вывод первой обмотки - с входом инвертора и первым выводом первого ре зистора, второй вывод которого со.единен с входом первого . ключевого элемента, начальный и конечный выводы второй обмотки трансформатора соединены соответственно с вторым и первым выводами второго шунтирующего элемента, первый вывод второго резистора соединен с шиной питания, ячейки, а второй - с начальным выводом второй обмотки трансформатора, о т л и ч а ю щ а я с я тем, что, с целью повышения надежности восстановления информации при перерывах питания, в нее введены второй ключевой элемент, элемент И, элемент1451 Составитель А.ДерюгинТехред Л.Олийнык Корректор В.Бутяга Редактор Е.Копча Заказ 7086/51 Тираж 558 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ИЛИ, элемент задержки, пороговыйэлемент, источник опорного напряжения, первый и второй формирователиимпульсов и третий пассивный элементна резисторе, выводы которого соединены соответственно с выходом элемента ЗАПРЕТ и с выходом элемента И,первый вход которого соединен с выходоминвертора, а второй - с выходом первого формирователя импульсов, вход которого соединен с выходом порогового элемента и первымвходом элемента ИЛИ, второй вход которого соединен с первым входом элемента ЗАПРЕТ, а выход - с входом второго формирователя импульсов, выход 776 6которого соединен с управляющим входом второго ключевого элемента, вход и выход которого соединены соответственно с шиной нулевого потенциала ячейки памяти и концом второй обмотки трансформатора, вход элемента задержки соединен с шиной питания ячейки памяти, а выход - с первым входом порогового элемента, второй вход которого соединен с выходом источника опорного напряжения, первый и второй выводы питания источника опорного напряжения и элемента начальной установки соединены соответственно с шинами питания и нулевого потенциала ячейки памяти.