Устройство для управления регенерацией информации в блоках памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБ ЛИН Яд 1434496 А 1(51)4 0 АНИЕ ИЗОБРЕТЕНИЯ ОП АВТО оис адресов строк мул ьтипл гер 4, сов рег сов строк, три триггером запр кого приоритет ригг прос а,о СССР 1983. СССР 1983.щиися триггером высокого приори И 7, И-НЕ 8,.ИЛИ воляет повысить обслуживания бл ета, элементы Н9. Устройствогибкость дисциплка динамической ны РЕГЕ ПАМЯТИмяти, при торого ло течение коимаетсянерации п гычисено шен запросу вся минималняется та1 ил. ета, являетция выполое время,щих емен упроГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ МУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИ НЕРАЦИЕЙ ИНФОРМАЦИИ В БЛОКАХ (57) Изобретение относится к. лительной технике и предназна,для использования в запоминаюустройствах на динамическихтах памяти. Цель изобретения щение устроиства. Уст жит делитель 1 частот этом время, в гикой схемы пр проведении ре сокого приори ьным, регенер кже вминималь счетчик 2 ексор 3 адре вляющийся нерации низр 5, являю- в регенерацииЕ 6,позИзобретение относится к вычислительной технике и предназначено для использования в запоминающих устройствах на динамических элементах па 5 мяти.Целью изобретения является упрощение устройстваНа чертеже показана схема устройства.10Устройство содержит делитель 1частоты, счетчик 2 адресов строк, мультиплексор 3 адресов строк, триггер 4, являющийся триггером запросов регенерации низкого приоритета, триг гер 5, являющийся триггером запросов регенерации высокого приоритета . элементы НЕ 6, И 7, И-НЕ 8 и ИЛИ 9 синхровход 10, входы 11 и 12 синхронизации триггеров 4 и 5, выход 13делителя 1, входы 14 и 15 установки триггеров 4 и 5, входы 16 и 17 сброса триггеров 4 и 5, управляющий вход18 мультиплексора 3 строк соединен с выходом элемента ИЛИ 9, входы 19 и 25 20 мультиплексора 3 адресный вход 20, адресный выход 21, вход 22 сброса триггера 5, вход 23 установки триг гера 4, вход 24 обращения, выход 25 обращения и управляющий вход 26 0мультиплексора 3.Устройство работает следующим образом.В исходном состоянии триггеры 4 ,и 5 установлены в "0", причем триг гер 5 удерживается в этомсостоянии по входу 22 сброса с инверсного выхода триггера 4, Сигнал обращения от внешних устройств поступает на вход24 элемента НЕ 6 и, пройдя черезэлемент И 7,.передается на выход 25 устройства (в процессор) и устанавливает на входе 26 мультиплексора 3 адресов строк потенциал, разрешающий подключение к выходу 21 (к ЗУ) адресных шин внешних устройств свхода 20. Делитель 1 принимает на вход 10 синхроимпульсы, а на его выходе 3 формируются временные метки запросов на регенерацию, которые подаются на установочные входы 14 и 15 триггеров 4 и 5. При поступлении на входы 11 и 12 синхронизации синхроимпульса, триггер 4 переходит в единичное сос 55 тояние и с входа 22 триггера 5 сни мает потенциал сброса (состояние триггера при этом не меняется). При отсутствии запроса внешних устройств на выходе элемента НЕ 6 устанавливается потенциал, разрешающий прохожцение сигнала регенерации с прямого выхода триггера 4 через элемент И-НЕ 8 и ИЛИ 9 на вход 18 мультиплексора 3 адресов строк. В результате адресные шины с входа 19 подключаются к выходу 21 для проведения регенерации строки в ЗУ. Сигнал регенерации с выхода элемента ИЛИ 9 пода. ется также на входы 16 и 17 сброса триггеров 4 и 5, С приходом синхроимпульса на входы 1 1 и 12, триггер 4 устанавливается в нулевое состояние, а с его нулевого выхода на триггер 5 подается сигнал сброса (триггер 5 не меняет своего нулевого состояния), Кроме того, концом сигнала регенерации содержимое счетчика 2 адресов строк увеличивается на единицу, Цикл регенерации завершен.При наличии запросов внешних устройств на выходе элемента НЕ 6 устанавливается потенциал, запрещающий прохождение сигнала регенерации по запросу низкого приоритета с прямого выхода триггера 4 через И - НЕ 8, Регенерация задерживается до обработки всех запросов внешних устройств. Если ввиду большой нагрузки на процессор, запрос регенерации низкого приоритета не отработан к моменту прихода следующего импульса с выхода 13 делителя 1 (триггер 4 в единичное состояние, триггер 5 - в нулевом, сигнал сброса с входа 22 снят), устройство отрабатывает цикл регенерации по запросу высокого приоритета, сопровождаемый остановкой обращений внешних устройств, Импульс запроса на регенерацию поступает на установочные входы 14 и 15 триггеров 4 и 5, но триггер 4 находится в единичном состоянии, а триггер 5 с приходом на вход 12 синхроимпульса устанавливается в единичное состояние. Сигнал с инверсного выхода триггера 5 блокирует прохождение через элемент И 7 запросов от внешних устройств и через элемент ИЛИ 9 поступает на вход 18 мультиплексора 3 адресов строк, Адресные шины с выхода счетчика 2 адресов строк подключаются к выходу 21 для проведения регенерации строки в ЗУ. Сигнал регенерации с выхода элемента ИЛИ 9 также поступает на входы сброса 16 и1434496 Формула и з о бр ет ения. Устройство для управления регенерацией информации в блоках памяти,Составитель С.ШустенкоТехред А.Кравчук Корректор М.Пожо Редактор Ю.Середа Заказ 5561/54 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 17 триггеров 4 и 5. Пришедший на выходы 11 и 12 синхроимпульс опрокидывает в нулевое состояние триггер 5 запросов регенерации высокого приоритета и снимает сигнал установки с входа 23 триггера 4 запросов регенерации низкого приоритета (триггер 4 не меняет своего единичного состояния). Кроме того, концом сигнала регенерации с выхода элемента ИЛИ 9 содержимое счетчика 2 адреса строк увеличивается на единицу. По окончании цикла регенерации по запросу высокого приоритета, триггер 4 остается во взведенном состоянии и возбуждает цикл регенерации при отсутствии запросов от внешних усройств,Таким образом, делитель частоты формирует метки запросов регенерации, а устройство реализует цикл регенерации по запросам низкого или высокого приоритета.По окончании каждого цикла регенерации содержимое счетчика адресов строк увеличивается на единицу. Пол, ный цикл регенерации производится последовательным обходом всех строк, Регенерация по запросу низкого приоритета происходит в интервалах между обращениями внешних устройств и, таким образом, ее влияние на эффективное быстродействие ЗУ сводится до минимума. Запрос регенерации высокого приоритета, сопровождаемый задержкой основных обращений, происходит в случае, если процессор работает на пределе производительности,содержащее мультиплексор адресовстрок, счетчик адресов строк, первыйи второй триггеры, делитель частоты,элемент И-НЕ, элемент ИЛИ, элемент И 5и элемент НЕ, вход которого являетсявходом сигнала обращения устройстваи подключен к первому входу элементаИ, второй вход которого подключен кинверсному выходу второго триггераи к первому входу элемента ИЛИ, второй вход которого подключен к выходуэлемента И-НЕ, первый и второй входыкоторого подключены соответственнок выходу элемента НЕ и прямому выходу первого триггера, первый установочный вход которого подключен к выходу делителя частоты, выход счетчика адресов строк подключен к первомуинформационному входу мультиплексораадресов строк, второй информационныйвход и выход которого являются соответственно адресным входом и адресным выходом устройства, выход эле мента И являтся выходом сигнала обращения устройства и подключен кпервому управляющему входу мульти,плексора адресов строк, второй управляющий вход которого подключенЗо к выходу элемента ИЛИ, о Ф л и ч аю щ е е с я тем, что, с целью упрощения устройства, выход элемента ИЛИподключен к счетному входу счетчикаадресов строк, к входу сброса первого триггера и первому входу сбросавторого триггера, второй вход сбросаи прямой выход которого подключенык инверсному выходу и второму входуустановки первого триггера, тактовйй ло вход которого подключен к входу делителя частоты и тактовому входу второго триггера, вход установки которогоподключен к выходу делителя частоты.