Способ считывания информации в мноп-элементе памяти

СОЮЗ СОВЕТСООИАЛИСТИЧРЕСПУБЛИК 11 С 11/ НИЕ ИЗОБРЕТЕМУ СВИДЕТЕЛЬСТВУ ОПИС АВТО.М. Короле вецименко8)1, У 4, с, 7У 9, с, 58-77.2 ИНФО ся к мик ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение отно Я 0143449 электронике и может быть использовано при разработке репрограммируемыхпостоянных запоминакщих устройств.Целью изобретения является увеличенивремени хранения информации и количества циклов перепрограммированияМНОП-элемента памяти. Поставленнаяцель достигается тем, что амплитуданапряжения считывания пропорциональна пороговому напряжению запоминающего транзистора элемента памяти всостоянии логического нуля. 1 ил,Изобретение относится к микроэлектронике и может быть использовано приразработке репрограммируемых постоянных запоминающих устройств большойинформационной емкости.Цель изобретения - увеличение времени хранения информации и количества циклов перепрограммирования.На чертеже приведена конструкцияфрагмента накопителя МНОП РЦЗУ, реализующего способ.Устройство содержит формирователь 1управляющих сигналов, формирователь 2второго постоянного напряжения на сто ке запоминающих транзисторов, формирователь 3 третьего, постоянного напряжениА на истоке, коммутатор 4столбцов, управляющий ключами Тгде 1- номера столбцов, формирователь 205 первого постоянного напряжения назатворе запоминающих транзисторов 3.строки, формирователь 6 напряжения на ,истоке опорного транзистора Т;, 4,входящего вместе с транзисторами Т,125Т + в блок 7 коррекции, который : обеспечивает изменение БВ режиме "Запись" формирователь 1вырабатывает команды, обеспечивающие подключение к электродам выбранногозапоминающего транзистора Т накопителя напряжений режима записи и отключениее отстроки блока 7 переводрм в закрытое состоние транзисторов.1Т; п+н 1В режиме "Стирание тот же форми,рователь 1 обеспечивает подключение К 1 строке затвора транзистора Т 1,ю 4блока 7, открывая транзистор Т , 44 (транзистор Т; ,закрыт) и закрывая1адресные транзисторы Т,Т , где а - количество запоминающих транзисторов в строке. Формирователи 2 и б вырабатывают при этом нулевые потенциалы.45Напряжение стирания, вырабатываемое формирователем 5, воздействует одинаковым образом на затворную систему запоминающих транзисторов Т; и Т;Х;(по длительности и абсолютной величине напряжения), что при соответствующей длительности импульса стирания переводит транзисторы Т ,Т; Т , в состояние с одинаковым пороговым напряже 55 нием. В режиме "Считывание" формирователь 1 вырабатывает команды, обеспечивающие подключение блока 7 кстроке, открывая транзисторы Т;/ Т;, , Считывание информации из выбранного запоминающего транзистора определяется подключением его электродов к формирователям 2 и через открытый адресный транзистор Т 1 - к формирователям 3, Прн этом Пч, вырабатываемое формирователем 5, ограничивается величиной порогового напряжения Т; ,4 и напряжением смещения формирователя 6 блока 7. Транзистор Т;пороговое напряжение которого меньше возможных значений порогового напря" жения Т;,Ъ 4, исключает воэможность перевода Т;,+4 в режим насыщения (ограничивает напряжение на стоке Т ,4). Величина смещения, вырабатываемого формирователем 6, определяется требованиями по быстродействию считывания,Таким образом, при включении режима считывания на затвор элемента памяти коммутируется напряжение Б , амплитуда которого перед каждым циклом считывания устанавливается пропорционально порогу включения элементта памяти в состоянии "О"Использование предлагаемого способа считывания информации в МНОП-элементе памяти обеспечивает увеличение времени хранения информации в актив - ном режиме и количества циклов перепрограммирования, что значительно повышает качество и надежность как РПЗУ, так и устройств электронной техники на их основе,Формула изобретенияСпособ считывания информации в МНОП-элементе памяти, основанный на подаче первого, второго и третьего постоянных напряжений соответственно на затвор, сток и исток запоминающего транзистора элемента памяти, о т - л и .ч а ю щ и й с я тем, что, с целью увеличения времени хранения, амплитуда первого постоянного напряжения пропорциональна изменению порогового напряжения запоминающего транзистора элемента памяти в состоянии логического нуля.1434499 ставитель Б.Венк ед А.Кравч рректор М.Пажо актор И.Касарда Подпис Заказ.5561/5 твенно-полиграфическое предприятие, г, Ужгород, ул. Проектная,. ои 4 йюраж 590 ВИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш