Устройство для регенерации динамической памяти

Изобретение относится к вычислительной технике и может быть использовано для регенерации динамической памяти ЭВМ,5Цель изобретения - повыше ние быстродействия памяти.На фиг. 1 приведена функциональнаясхема устройства; на фиг. 2 - функциональная схема блока местного управления; на фиг. 3 - временная диаграмма работы устройства в режиме регенерации информации.Устройство содержит первый 1 и второй 2 генераторы тактовых импульсов,первый 3 и второй 4 триггеры, второй5 и первый 6 шинные формирователи,блок 7 местного управления, счетчики8, дешифратор 9, шифратор 10, регистр11, элемент И 12, элемент ИЛИ 13, НаФиг. 1 также изображены элементы ЭВМ,взаимодействующие с устройством: центральный процессор 14 и оперативнаяпамять 15. Кроме того устройство содержит выход 16 требования прямого 251 цоступа к памяти (ПДП) процессора 14,вход 17 предоставления ПДП, выход 18подтверждения захвата канала (ПЗ),адресные выходы 19, входы-выходы 20управления памятью, группу выходов 21 30и группу входов 22 блока 7 местногоуправления, вход 23 режима работыблока 7 местного управления каналом, выход 24 сигнала синхронизации, выход25 сигнала разрешения записи, выход26 сигнала стробирования, выход 27сигнала сброса, синхровход 28 блока7 местного управления.Блок 7 местного управления. содержит элементы ИЛИ - НЕ 29-33, элементНЕ 34, одновибратор 35, элементы И36-39, триггеры 40-44, элементы И-НЕ45-47, элемент 48, одновибратор 49 ирезистор.Устройство работает следующим образом.В исходном состоянии триггеры 3 и4, а также триггеры 40-42, 44 сброшены, триггер 43 взведен. В старшиеразряды счетчиков записаны соответственно коды 1111,1110, 00.,00(цепи обнуления и начальной установкине показаны). Импульсы с выхода генератора 2 через элемент И поступают насчетные входы счетчиков 8.В режиме регенерации сигнал с инверсного выхода триггера 4 разрешаетпрохождение импульсов с выхода генератора 2 через элемент И 12 на счетные входы счетчиков 8, При переполнении одного иэ счетчиков 8 сигнал свыхода его последнего разряда черезэлемент ИЛИ 13 поступает на вход установки триггера 3, Одновременно навыходе шифратора 10 устанавливаетсякод счетчика 8 (от 0 до и), соответствующий коду адреса строки тех ячеекоперативной памяти, для которых истекает время хранения информации и требуется регенерация,По переднему Фронту импульса первого генератора 1 устанавливаетсятриггер 3, на его прямом выходе 16вырабатывается сигнал требования прямого доступа. Центральный процессор14 приостанавливает выполнение операций, освобождает адресную шину 19и выдает ответный сигнал на вход 17"ПДП", устанавливающий триггер 4, который, в свою очередь, сбрасываеттриггер 3, вырабатывает сигнал на выходе 18 "ПЗ", а также открывает шинные формирователи 5 и 6,Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсовгенератора 2 через элемент ИЛИ 12 навходы счетчиков 8. Сигнал с прямоговыхода триггера 4 поступает в блок 7местного управления и разрешает установку триггера 40, который взводитсяпосле завершения текущего цикла обращения к оперативной памяти и снятиисигналов синхронизации активного устройства (СИА), синхронизации пассивного устройства (СИП), поступающих навходы 22, положительным перепадом тактового импульса (ТИ) от генератора 1.Сигнал регенерации (РГН) с прямоговыхода триггера 40 поступает черезшинный формирователь 6 в оперативнуюпамять 15 и остается активным в течение всего времени регенерации.Следующими тактовыми импульсами последовательно взводится триггер 42, сбрасывается триггер 43 и взводится триггер 44. Сигналы с инверсного выхода триггера 43 и прямого выхода триггера 44, собранные на элементе ИЛИ 48, формируют сигнал "СИА", а собранные на элементе И 38 Формируют сигнал "ВВОД". Сигналы "СИА" и "ВВОД" поступают в оперативную память 15 через шинный формирователь 6 вместе с кодом адреса строки с выхода шинного формирователя 5, Одновременно код адреса строки поступает на информационные входы регистра 11.Запись в регистр 11 происходит по переднему фронту сигнала на выходе 24, поступающего из блока 7. В ответ на сигнал "ВВОД" оперативная память 15 формирует сигнал 1 СИП , поступающий на информационный вход триггера 41, который очередным ТИ устанавливается в единичное состояние, разрешая установку триггера 43 следующим ТИ. При 1 О этом снимается сигнал "ВВОД", в ответ на который оперативная память 15 снимает сигнал "СИП".Триггер 4 1 сбрасывается очередным ТИ, а следующим ТИ сбрасывается триггер 44 и снимается сигнал "СИА". Одновибратор 35 выделяет задний фронт и формирует на выходе 26 блока 7 одиночный импульс, который поступает на управляющий вход дешифратора 9, обнуляя тем самым счетчик 8, соответствующий коду, хранящемуся в регистре 11. Одновибратор 49 выделяет передний фронт и формирует импульс отрицательной полярности, обнуляющий триггер 40,25 а через элемент НЕ 34 и триггер 4, Снимаются сигналы "РГН" и "ПЗ", цикл дегенерации закончен.Таким же образом может осуществляться регенерация для любой строкиоперативной памяти 15, Если же в про-цессе работы устройства ни один изсчетчиков 8 не переполнен, т.е. время хранения информации ни для однойстроки оперативной памяти не вышло,то работа устройства происходит следующим образом.В режиме обращения к оперативнойпамяти 15 процессор 14 устанавливаетна адресной шине код адреса ячейкипамяти, а на управляющей шине вырабатывает сигналы управления, поступающие в блок 7 управления с входов22; канальный сигнал синхронизации .45пассивного устройства (КСИП), канальный сигнал выбора внешнего устройства (КВУ). младшие разряды кода адреса, являющиеся кодом адреса строки,по сигналу с выхода 24 блока 7 приналичии разрешающего сигнала на еговыходе 25 записываются в регистр 11.Запрещающий запись в регистр 11 сигнал появляется на выходе 25 блока 7при обращении процессора 14 не к опе"ративной памяти 15, а к регистрамвнешних устройств. При этом не формируется сигнал на выходе 26 блока 7управления,Так как при обращении к оперативной памяти 15 происходит регенерация всех ячеек памяти с заданным адресом строки, то по окончанию цикла обращения к оперативной памяти 15 по сигналу с выхода 26 блока 7 сигналом с выхода дешифратор 9 происходит обнуление счетчика 8, порядковый номер которого совпадает с кодом адреса строки, хранящимся в регистре 11. Запрос на регенерацию ячеек оперативной памяти 15 с данным адресом строки может поступить теперь с выхода данного счетчика 8 только через время Тр при условии, что за это время процессор 14 больше не обратится к ячейкам с этим адресом строки.Таким образом, текущие коды счетчиков определяют допустимое время хранения информации для каждой строки оперативной памяти 15 При обращении процессора 14 к оперативной памяти 15 и процессе работы происходит обнуление счетчика 8, соответствующего коду адреса выбранной строки, что исключает "лишние" циклы регенерации.Формула изобретенияУстройство для регенерации динамической памяти, содержащее первый и второй генераторы тактовых импульсов, первый и второй триггеры, первый и второй шинные формирователи, элемент ИЛИ, причем выход первого генератора тактовых импульсов подключен к синхровходу первого триггера, выход которого является выходом требования прямого доступа к памяти устройства, прямой выход второго триггера является выходом "Подтверждение захвата" канала устройства и подключен к входу сброса первого триггера и управляющим входам первого и второго шинных ,формирователей, выходы которых являются соответственно выходами управления памятью и адресными выходами ; устройства, вход установки второго триггера является входом предоставления прямого доступа к памяти устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия памяти, оно содержит группу счетчиков, регистр, дешифратор, шифратор, блок местного управления и элемент И, выход которого подключен к счетным входам счетчиков группы, 1434497входы сброса которых подключены к соответствующим выходам дешифратора, информационные входы которого подключены к выходам регистра, информационные входы которого подключены к выходам второго шинного формирователя, информационные входы которого подключены к выходам шифратора, входы котоого подключены к выходам счетчиков группы и входам элемента ИЛИ, выход оторого подключен к информационному ходу первого триггера, выход второо генератора тактовых импульсов подлючен к первому входу элемента И, торой вход которого подключен к инерсному выходу второго триггера, выМоды сигналов сброса, разрешения записи, синхронизации и стробированияблока местного управления подключенысоответственно к входу сброса второго триггера, входу разрешения, синхровходу регистра и управляющему входу дешифратора, синхровход блока местного управления подключен к выходупервого генератора тактовых импульсов,выходы группы сигналов управления памятью блока местного управления подключены к входам первого шинного формирователя, входы группы сигналов управления памятью блока местного управления являются соответствующими входами устройства, вход режима работыблока местного управления подключенк прямому выходу второго триггера.1434497 Составитель С ЛустенТехред А,Кравчук Корректор Л.Пата Подписное аж 59 итета СССР ВНИИПИ Государственного к по делам изобретений и13035, Москва, Ж,Раушск изводственно-полиграфическое предприятие, г, Ужгород, ул. Проектн Редактор И. КасаЗаказ 5561/54 открытии я наб., д, 4/